
- •13. Общие понятия, определения, классификация микропроцессорных систем.
- •Динамический порт вывода:
- •64. Селекторы.
- •81. Многозадачность. Переключения задач.
- •14) Теоретические основы организации мпс.Архитектура мпс.
- •31) Теоретические основы организации мпс. Общие вопросы проектирования мпс.
- •48) Теоретические основы организации мпс. Внешний интерфейс ммпс. Параллельные порты ввода-вывода. Статический порт вывода.
- •65) Дескрипторы сегментов.
- •82) Мультиобработка.
- •15.Теоретические основы организации мпс.Тактовый генератор кр1810гф84(i8284).
- •32.Теоретические основы организации мпс. Мультимикропроцессорные системы(ммпс).
- •49.Теоретические основы организации мпс.Внешний интерфейс ммпс.Параллельные порты ввода-вывода. Ввод информации.
- •66.Таблицы дескрипторов.
- •83. Префикс lock# и сигнал lock.
- •16. Теоретические основы организации мпс. Процессор i8086 в минимальном режиме.
- •16.(2) Теоретические основы организации мпс. Процессор i8086 в минимальном режиме.
- •67. Таблица глобальных дескрипторов.
- •84. Адресация памяти. Диспетчер памяти.
- •17. Теоретические основы организации мпс.Процессор i8086 в минимальном режиме.Базовые циклы обмена с памятью.Базовые циклы ввода-вывода
- •34. Теоретические основы организации мпс.Модули ммпс.Модуль процессора.
- •51.Теоретические основы организации мпс.Внешний интерфейс ммпс.Параллельные порты ввода-вывода.Увеличение надежности функционирования.
- •5 6.Таблицы локальных дескрипторов
- •85. Прямой доступ к памяти
- •18.Теоретические основы организации мпс.Подключение зу и портов ввода-вывода к i8086в минимальном режиме.
- •35.Теоретические основы организации мпс.Модули ммпс.Модуль озу/пзу. (тут без Теоретические основы организации мпс.Модули ммпс)
- •52.Теоретические основы организации мпс.Внешний интерфейс ммпс.Параллельные порты с программным управлением.
- •69.Сброс и инициализация микропроцессора.
- •86 Сегментация памяти. Виртуа́льная па́мять
- •19) Теоретические основы организации мпс. Подключение 8-разрядных портов ввода-вывода к i8086в минимальном режиме.
- •36) Теоретические основы организации мпс. Модули ммпс. Модуль адаптеров.
- •2)Адаптеры, контроллеры внешних пу
- •3)Внешние пу
- •4)Элементы общесистемной поддержки
- •53) Теоретические основы организации мпс. Внешний интерфейс ммпс. Обмен через последовательный интерфейс.
- •70) Программная инициализация режима реальных адресов.
- •20.Теоретические основы организации мпс. Системный контроллер i8288.
- •37.Теоретические основы организации мпс. Модули ммпс. Модули контроллеров и модули общесистемной поддержки.
- •54.Теоретические основы организации мпс. Внешний интерфейс ммпс. Структура и назначение выводов бис усапп кр580вв51а (uart).
- •71. Программная инициализация защищенного режима.
- •21.Теоретические основы организации мпс. Системный контроллер i8288. Базовые циклы обмена. Схема подключения к i8086.
- •38.Теоретические основы организации мпс. Базовые схемы арбитража в ммпс.
- •55. Теоретические основы организации мпс. Внешний интерфейс ммпс. Асинхронная передача.
- •72.Тестирование и отладка. Буфер ассоциативной трансляции.
- •22.Теоретические основы организации мпс. Организация системы прерываний i8086.
- •39. Теоретические основы организации мпс. Базовые схемы арбитража в ммпс по логике обработки. Последовательный арбитраж.
- •56. Теоретические основы организации мпс. Внешний интерфейс ммпс. Прием в асинхронном режиме.
- •73.Привилегии, уровни, правила, команды.
- •23.Теор. Основы орг. Мпс. Программируемый контр. Прерываний i8259a.
- •40.Теоретические основы организации мпс.Базовые схемы арбитража в ммпс по логике обработки.Параллельный адресуемый арбитраж.
- •57.Средства отладки мпс.
- •74. Защита.Проверка поля type,проверка границы.
- •24. Теоретические основы организации мпс. Схема подключения i8259a в минимальном режиме.
- •58. Механизм граничного сканирования.
- •75.Защита. Ограничение доступа к данным, ограничение набора команд.
- •25.Каскадная схема включения i8259a
- •42.Ммпс на базе общесистемного интерфейса(оси) "общая шина".
- •59.Идея граничного сканирования.
- •76.Защита.Передачи управления
- •26. Тоо мпс. Структура и характеристики однопроцессорных мпс на базе общей шины (ош).
- •43. Тоо мпс. Системный арбитр i8289.
- •60. Структура современных информационно-управляющих систем.
- •77. Защита. Проверка достоверности указателя. Защита страниц и каталогов.Проверка достоверности указателя.
- •27. Теоретические основы организации мпс. Расширение номенклатуры применяемых бис зу.
- •44. Теоретические основы организации мпс. Модуль цп ммпс на базе i8086 только с оси.
- •61. Устройство управления памятью микропроцессора.
- •78. Конвейеризация.
- •28.Теоретические основы организации мпс. Конструкции микропроцессорных систем.
- •16. (2) Теоретические основы организации мпс. Конструкции микропроцессорных систем.
- •45.Теоретические основы организации мпс. Модуль цп с оси и локальным системным интерфейсом(лси).
- •62. Архитектура режима реальных адресов и защищенного режима.
- •79.Многозадачность.Сегмент состояния задачи.
- •63. Типы данных микропроцессора.
- •80. Многозадачность. Дескриптор сегмента состояния задачи.
- •1.Язык описания архитектуры vhdl. Основные сведения
- •2. Ключевые слова языка vhdl.Типы данных vhdl.
- •4. Описание мультиплексора на vhdl.
- •5.Описание структуры и поведения на vhdl.
- •91. Fpga (плис)
- •9. Проектирование логических схем и логических процессов
- •7. Генератор на vhdl. Оператор wait в vhdl.
- •10. Табличное и биномиальное представление булевых функций.
51.Теоретические основы организации мпс.Внешний интерфейс ммпс.Параллельные порты ввода-вывода.Увеличение надежности функционирования.
Адаптер параллельного интерфейса представляет собой набор регистров, расположенных в пространстве ввода/вывода. Регистры порта адресуются относительно базового адреса порта, стандартными значениями которого являются 386h, 378h и 278h. Порт имеет внешнюю 8-битную шину данных, 5-битную шину сигналов состояния и 4-битную шину управляющих сигналов.
Стандартный порт имеет три 8-битных регистра, расположенных по соседним адресам в пространстве ввода/вывода, начиная с базового адреса порта (BASE).
DataRegister (DR) —регистр данных, адрес= BASE. Данные, записанные в этот порт, выводятся на выходные линии интерфейса. Данные, считанные из этого регистра, в зависимости от схемотехники.
StatusRegister (SR) —регистр состояния, представляющий собой 5-битный порт ввода сигналов состояния принтера (биты SR.4-SR.7), адрес= BASE+1.
ControlRegister (CR) —регистр управления, адрес=ВА5Е+2. Как и регистр данных, этот 4-битный порт вывода допускает запись и чтение (биты 0-3), но его выходной буфер обычно имеет тип открытый коллектор. Это позволяет более корректно использовать линии данного.
Тестирование параллельных портов целесообразно начинать с проверки их наличия в системе. Кроме этой таблицы, список можно посмотреть и с помощью тестовых программ или прямо в BIOSDATAAREA с помощью любого отладчика.
Если BIOS обнаруживает меньше портов, чем установлено физически, скорее всего, каким-либо двум портам присвоен один адрес. Программное тестирование порта без диагностической заглушки (LoopBack) не покажет ошибок, поскольку при этом читаются данные выходных регистров, а они у всех конфликтующих совпадут.Разбираться с такой ситуацией имеет смысл последовательно устанавливая порты и наблюдая за адресами, появляющимися в списке.
Если физически установлен только один порт и его не обнаруживает BIOS, то либо он отключен при конфигурировании, либо вышел из строя скорее всего из-за нарушений правил подключения.
Тестирование портов с помощью диагностических программ позволяет проверить их выходные регистры. Поскольку количество выходных линий порта (12) и входных (5) различно, то полная проверка порта с помощью пассивной заглушки принципиально невозможна.
5 6.Таблицы локальных дескрипторов
Логически, дескриптор (descriptor) это структура, описывающая некую системную сущность. В частности, дескриптор сегмента (segment descriptor; сегментный дескриптор) описывает сегмент. Физически дескриптор занимает восемь байт и имеет вполне определённый формат, зависящий от типа дескриптора.
Формат дескриптора сегмента кода/данных таков:
Д
ескрипторы
сегментов - специальные 8-байтовые типы
данных, необходимые для защищенного
режима. Они описывают базовый адрес,
размер и атрибуты сегментов. Существуют
четыре типа дескрипторов сегментов
дескрипторы code сегментов, дескрипторы
data
сегментов, дескрипторы сегментов состояния задач и дескрипторы таблиц локальных дескрипторов. Описание каждого типа дескрипторов будет приведено ниже.
Все дескрипторы имеют определенное сходство друг с другом. Внутренний формат всех дескрипторов включает базовый адрес, значение предела, а также другую информацию об атрибутах.
Сами сегменты как 16-битные, так и 32-битные используются для code сегментов, data сегментов и сегментов состояния задач.
Дескрипторы code сегментов содержат бит умолчания D (Default), указывающий на то является данный сегмент 16-битным (D=0) или 32-битным (D=1) сегментом. Когда D=0 целое старшее слово дескриптора должно быть 0, в соответствии с определением формата для 16-битного дескриптора. Дескрипторы code и data сегментов имеют B (Big) бит, который может быть установлен для индикации
величины размера сегмента; 32-битный дескриптор данных обычно имеет B=1, индицируя поддержку размеров сегментов вплоть до 4 гигабайт. Дескрипторы для сегментов состояния задач различают
32- битные TSS от 16- битных TSS.