
- •1. Электропроводность п/п.
- •3. Прямое и обратное смещение p-n перехода.
- •4. Вольтамперная характеристика.
- •5. Основные параметры p-n перехода.
- •6. Пробой p-n перехода.
- •7. Методы изготовления p-n перехода.
- •8. Выпрямительный диод.
- •9. Стабилитрон.
- •10. Варикап.
- •11. Туннельный диод. Обращенный диод.
- •12. Контакт металл-п/п. Диод Шоттки.
- •13. Классификация транзисторов.
- •14. Устройство транзистора.
- •15. Принцип действия транзистора.
- •16. Токи в транзисторе.
- •17. Модуляция базы.
- •18. Схема включения транзистора с об, оэ и ок.
- •19. Основные параметры транзисторов: а) физические; б) h-параметры.
- •20. Основные характеристики транзисторов, таблица основных параметров.
- •21. Характеристики с оэ (входные, выходные, прямой передачи тока).
- •22. Униполярные транзисторы с управляющим p-n переходом.
- •23. Униполярные транзисторы с изолированным затвором.
- •24. Тиристор, Динистор.
- •25. Однопереходный транзистор.
- •26. Светодиод.
- •27. Фотодиод, вах.
- •28. Оптроны.
- •29. Особенности упт: причины дрейфа и способы его уменьшения.
- •30(31). Дифф. Усилитель. Режимы работы ду.
- •32. Дифф. Усилитель с гст.
- •33. Дифф. Усилитель с динам. Нагрузкой (с зеркалом токов).
- •3 4. Операц. Усилитель. Общие сведения.
- •35. Операц. Усилитель. Основные параметры.
- •36. Операц. Усилитель, структ. И принцип. Схемы.
- •37. Операц. Усилитель, внешние цепи.
- •38. Операц. Усилитель с отриц. Обратной связью.
- •3 9. Инвертирующий усилитель.
- •40. Неинвертирующий усилитель.
- •46. Триггер Шмидта.
- •47(48). Генераторы сигналов. Rc-генератор синусоид. Колебаний.
- •49. Мультивибратор.
- •5 0. Глин.
- •51. Основные логические операции и логические элементы.
- •54. Ттл с простым инвертором.
- •55. Ттл со сложным инвертором.
- •56(57). Эсл. Переключатель тока.
- •59(60). Схема не на мдп с (не)линейной нагрузкой.
- •61. Схема не на кмдп
- •62. Схема или-не на мдп и кмдп
- •63. Схема и-не на мдп и кмдп
- •64. Мультиплексор
- •65. Демультиплексор
- •66. Дешифратор
- •67. Шифратор
- •68. Триггеры классификация
- •69. Rs триггер
- •74. Регистр сдвига
- •75. Счетчики суммирующие.
- •76. Счетчики вычитающие.
- •77. Десятичный счетчик.
- •1. Электропроводность п/п
29. Особенности упт: причины дрейфа и способы его уменьшения.
Дрейф нуля возникает в усилителях из-за ряда дестабилизирующих факторов: 1) изменения температуры окружающей среды; 2) изменения давления и влажности окружающей среды; 3) колебания напряжения источников питания; 4) старения УЭ и других компонентов усилителя. В результате действия указанных факторов на выходе УПТ при отсутствии на входе появляется случайное неконтролируемое напряжение, имеющее как медленно изменяющуюся постоянную составляющую дрейфа Uдр, так и случайные более быстрые отклонения дрейфа. Можно отметить следующие основные способы уменьшения дрейфа нуля: – применение общей петли ООС; – использование мостовых (балансных) схем; – применение полевых или составных транзисторов для уменьшения дрейфа по току; – использование УПТ с преобразованием сигнала. При применении общей ООС по постоянному току по цепи ОС на каждый транзистор поступает в противофазе его собственный дрейф, прошедший петлю ОС. В итоге собственный дрейф каждого транзистора снижается, но в многокаскадных УПТ позволяет получить дрейф всего усилителя примерно на уровне дрейфа одного каскада с местной ООС.
30(31). Дифф. Усилитель. Режимы работы ду.
Д
У
усиливает разность входных сигналов,
который называется дифф. сигналом.
Строится на биполярных или полевых
транзисторах.
ДУ представляет собой параллельно-балансный каскад – два УПТ с общей эмиттерной нагрузкой Rэ, т.е. сбалансированный мост. Плечи моста: Rк1 = Rк2 и транзисторы VT1 и VT2, которые должны быть идентичны. В одну диагональ включено коллекторное питание, в другую – нагрузка Rн. Питание каскада осуществляется от двух источников Eк = Eэ, т.е. суммарное напряжение питания Eпит= Eк+ Eэ. С помощью Eэ уменьшается потенциал эмиттеров VT1 и VT2 относительно общей точки, при этом отпадает необходимость согласования потенциалов.
На дискретных транзисторах трудно получить абсолютную симметрию, поэтому качественные ДУ строятся на интегральных микросхемах.
32. Дифф. Усилитель с гст.
Т
ок
Iэ
определяет
сумму токов Iэ1
и Iэ2
для
транзисторов VT1
и VT2,
а задается
он от ГСТ
на VT3
(схема с
общей базой). Его выходное сопротивление
намного больше Rэ
в схеме рисунка 2.2. Смещение на базу
VT3
подается через делитель R1,
R2,
VD.
Диод VD
необходим для термокомпенсации.
Выполняется условие R1>>
R2,
Rэ.
Ток через R1
постоянный, так как R1
большое и от температуры не зависит. В
свою очередь I1=
I2+
Iбз.
При повышении температуры входная
хар-ка смещается влево, т.е. увеличивается
ток эмиттера
Iэ3.
Одновременно уменьшается сопротивление
диода VD,
увеличивается ток
I2 и
уменьшается ток
Iбз,
равный I1
‑ I2.
Ток Iк3
=Iб3
также уменьшится. Таким образом,
ток эмиттера дифференциального усилителя
Iэ
поддерживается
стабильным.
33. Дифф. Усилитель с динам. Нагрузкой (с зеркалом токов).
Д
инамическая
нагрузка (транзисторы VT3
и
VT4
‑ n-p-n-типа)
представляет собой токовое зеркало
или отражатель токов.
ДУ с токовым
зеркалом имеет дифф. вход и однотактный
выход. ГСТ1
в эмиттерной цепи служит для стабилизации
эмиттерного тока и уменьшения дрейфа
напряжения. Каскад обеспечивает
требуемые входные параметры ОУ.
Второй каскад,
построенный на составном транзисторе
VT5
и
VT6
по схеме с общим эмиттером, является
усилителем амплитуд. Обеспечивает
необходимый коэффициент усиления по
напряжению ОУ.
В качестве нагрузочного сопротивления
каскада служит источник тока ГСТ2.
Выходной каскад является двухтактным
усилителем мощности класса АВ.
Делитель напряжения, состоящий из ГСТ2,
VD1,
VD2
и VT6,
создает смещение рабочей точки
транзисторов VT7
и
VT8.
VD1
и VD2
обеспечивают температурную стабилизацию
режима покоя выходного усилителя.