2. Аппаратный стек мп

Билет№14

1.Обмен данными в режиме пдп. Алгоритм обмена.

1. ВУ, готовое к обмену, ч/з УВВ выставляет сигнал

2. КПДП фиксирует все эти сигналы, сверяет с маской, определяет сигнал с наивысшим приоритетом, выставляет сигнал HOLD

3. Менеджер Пам заканчивает выполнять текущий цикл шины, приостанвливает свою работу (выходит в состояние захвата шины, но м выполнять какие - либо внутренние преобразования). переводит каналы адреса Д и У в 3е состояние. Выставляет сигнал HLDA

4. У возвращается к контроллеру КПДП: выставляет AEN в 1, по которому отключаются буфера сигнального процессора и вкл-ся буфер А и буфер У. ЦП отключается от системной шины и СШ захватывается КПДП для У. Выставляет сигнал DACKi для соответствующего УВВ

5. Адрес буфера ПДП выставляется на ША, выставляется сигнал MEMR, IOW на ШУ

6. Запоминающее устройство дешифрирует адрес, выставленный на ША, подключает нужную ячейку Пам, по сигналу MEMR выставляет содержимое ячейки Пам на ШД

7. УВВ по сигналу IOW при необходимости сбрасывает сигнал READYна время, достаточное для записи И на ШД. По окончанию сигнал восстанавливается

8. КПДП - при сигнале READY=1 снимает IOW, затем MEMR на ШУ. Декламентирует счетчик циклов прямого доступа.если счетчик ≠ 0 (ПДП передачи не закончен), то инкрементируется счетчик адреса, вып-ся переход к пункту 5

9. ПДП передачи закончено, КПДП снимает сигнал DACKi, сигнал AEN, сигнал HOLD

10. Менеджер Пам при HOLD=0 снимает сигнал HLDA, выходит из состояния ожидания, вкл-т каналы адреса, Д и У. Продолжает выполнять следующий цикл текущей команды программы.

2. Реальный режим работы процессора фирмы Intel

В реальном режиме максимальный объем адресуемой ОП составляет 1 Мбайт, а размеры сегментов не превышают 64 Кбайт. В защищенном режиме линейное адресное пространство увеличивается до 4 Гбайт (2³² байт). С точки зрения программистов, защищенный режим предоставляет большее адресное пространство и поддерживает новый механизм адресации, что позволяет выполнять более крупные программы и обеспечивает многозадачный режим работы.

В защищенном режиме логический адрес состоит из двух частей: 16-разрядного селектора и 32-разрядного исполнительного (эффективного) адреса или смещения. В результате преобразования получается 32-разрядный линейный адрес, который может быть использован в качестве физического адреса или дополнительно преобразован в физический адрес с применением механизма страничной организации памяти.

16-разрядный селектор находится в сегментном регистре, а смещение либо вычисляется в соответствии с режимом адресации операнда (прямая, база + смещение и другие), либо находится в регистре (IP, BP и других) и называется эффективным или исполнительным адресом. Селектор, также как и в реальном режиме, определяет базовый адрес сегмента, к которому для получения ФА прибавляется смещение, но базовый адрес получается посредством обращения (индексирования) к таблице памяти дескрипторов (в реальном режиме базовый адрес хранится непосредственно в регистре селектора CS, DS, SS или ES).

Билет№15

1. Защищенный режим работы процессора фирмы Intel

   В реальном режиме максимальный объем адресуемой ОП составляет 1 Мбайт, а размеры сегментов не превышают 64 Кбайт. В защищенном режиме линейное адресное пространство увеличивается до 4 Гбайт (2³² байт). С точки зрения программистов, защищенный режим предоставляет большее адресное пространство и поддерживает новый механизм адресации, что позволяет выполнять более крупные программы и обеспечивает многозадачный режим работы.

   В защищенном режиме логический адрес состоит из двух частей: 16-разрядного селектора и 32-разрядного исполнительного (эффективного) адреса или смещения. В результате преобразования получается 32-разрядный линейный адрес, который может быть использован в качестве физического адреса или дополнительно преобразован в физический адрес с применением механизма страничной организации памяти.

16-разрядный селектор находится в сегментном регистре, а смещение либо вычисляется в соответствии с режимом адресации операнда (прямая, база + смещение и другие), либо находится в регистре (IP, BP и других) и называется эффективным или исполнительным адресом. Селектор, также как и в реальном режиме, определяет базовый адрес сегмента, к которому для получения ФА прибавляется смещение, но базовый адрес получается посредством обращения (индексирования) к таблице памяти дескрипторов (в реальном режиме базовый адрес хранится непосредственно в регистре селектора CS, DS, SS или ES).