- •1.Классификация и характеристики мп.
- •Вопрос 2. Организация доступа к программно доступным элементам
- •Билет№2
- •1.Оценка производительности мп.
- •2.Программно-управляемый обмен.
- •1.Общая структура Фон-Неймановской архитектуры.
- •2.Обмен в режиме прерываний. Инициализация подсистемы прерывания.
- •Билет№4
- •1.Устройство управления мп.
- •2.Обмен в режиме прерываний. Алгоритм обмена.
- •Билет№5
- •1.Операционное устройство мп.
- •2.Обмен данными в режиме пдп. Инициализация.
- •1.Принцип конвейерной обработки. Производительность, проблемы.
- •2.Обмен данными в режиме пдп. Алгоритм обмена.
- •1.Структурные конфликты. Методы минимизации конфликтов.
- •2.Обмен в режиме прерываний. Алгоритм обмена.
- •1.Конфликты по данным. Методы минимизации конфликтов.
- •2.Организация доступа к программно-доступным элементам.
- •1.Конфликты по управлению. Статические методы минимизаций конфликтов.
- •2.Программно-управляемый обмен.
- •1.Конфликты по управлению. Динамические методы минимизаций конфликтов.
- •2.Суперскалярная обработка. Приминение. Проблемы.
- •1.Пути повышения производительности мп. Особенности высокоскростных мп.
- •2.Обмен в режиме прерываний. Инициализация подсистемы прерываний.
- •2.Операционное устройство мп.
- •1.Обмен данными в режиме пдп. Инициализация.
- •Аппаратный стек мп
- •1.Обмен данными в режиме пдп. Алгоритм обмена.
- •2.Оценка производительности мп.
- •1.Программно-управляемый обмен.
- •2.Организация доступа к программно-доступным элементам.
- •4, 8, 12, 16, 24, 32 И 64 разрядные мп
- •2.Обмен в режиме прерываний. Инициализация подсистемы прерывания.
- •Билет№18
- •1.Оценка производительности мп.
- •2.Обмен в режиме прерываний. Алгоритм обмена.
2.Обмен в режиме прерываний. Инициализация подсистемы прерываний.
Выполнение команд П – основной режим работы процессора. Но, кроме этого, в компьютерах предусматривают обмен данными с различными устройствами в режиме прерывания. Инициатором обмена является устройство, посылающее для этого процессору сигнал INTR запроса на прерывание его работы.
Циклы обработки прерываний возникают, когда какое-либо устройство стремится приостановить работу ведущего для немедленного обмена с ним или при выполнении какого-либо программного прерывания.
Идентификация периферийного устр-ва, выставившего запрос прерывания, осуществляется с помощью векторов прерывания, посылаемых от ВУ в процессор. Для устранения конфликтов при одновременном поступлении нескольких запросов исп-ся контроллер прерываний, к-й фиксирует все поступающие запросы и выделяет наиболее приоритетный из них в текущий момент.
Если в системе несколько ведущих устройств, обрабатывающих различные запросы прерываний, то проблема усложняется. Для ее решения используются виртуальные прерывания – передача сообщений специального вида в стандартных фазах обмена.
Для быстродействующих устройств наиболее эффективным вариантом обмена с оперативной памятью является режим DMA, т.е. обмен с памятью без участия процессора.
Чтобы блокировать обращение процессора к Пам на это время устройство, стремящееся произвести обмен с памятью, формирует к процессору сигнал HOLD запроса на DMA. По нему процессор завершает начатый цикл, отключается от шин AB и DB, а затем формирует сигнал HLDA (HoldAcknowledge), разрешая произвести обмен. По сигналу HLDA устройство, выставившее запрос, получает доступ к системным шинам и может самостоятельно организовывать циклы обмена с памятью, включая формирование адресов и управляющих сигналов. Закончив обмен, устройство снимает сигнал HOLD, тем самым разрешая процессору продолжить выполнение прерванной П.
Получив этот сигнал, процессор сохраняет состояние текущей П, затем прерывает ее выполнение и формирует сигнал INTE разрешения прерывания. В процессорах Pentium для этого используется линия M/IO (низкий уровень). Обмен производится с помощью обработчика прерывания – П обмена с данным устройством.
Билет№12
Защищенный режим работы процессора фирмы Intel
В реальном режиме максимальный объем адресуемой ОП составляет 1 Мбайт, а размеры сегментов не превышают 64 Кбайт. В защищенном режиме линейное адресное пространство увеличивается до 4 Гбайт (232 байт). С точки зрения программистов, защищенный режим предоставляет большее адресное пространство и поддерживает новый механизм адресации, что позволяет выполнять более крупные программы и обеспечивает многозадачный режим работы.
В защищенном режиме логический адрес состоит из двух частей: 16-разрядного селектора и 32-разрядного исполнительного (эффективного) адреса или смещения. В результате преобразования получается 32-разрядный линейный адрес, который может быть использован в качестве физического адреса или дополнительно преобразован в физический адрес с применением механизма страничной организации памяти.
16-разрядный селектор находится в сегментном регистре, а смещение либо вычисляется в соответствии с режимом адресации операнда (прямая, база + смещение и другие), либо находится в регистре (IP, BP и других) и называется эффективным или исполнительным адресом. Селектор, также как и в реальном режиме, определяет базовый адрес сегмента, к которому для получения ФА прибавляется смещение, но базовый адрес получается посредством обращения (индексирования) к таблице памяти дескрипторов (в реальном режиме базовый адрес хранится непосредственно в регистре селектора CS, DS, SS или ES).