2.Суперскалярная обработка. Приминение. Проблемы.

Загрузка суперскалярного процессора

Для обеспечения 100% загрузки всех FU суперскалярного процессора необходима длинная последовательность независимых инструкций с удачным соотношением типов инструкций. Длина такой последовательности должна быть не менее глубины конвейера умноженной на количество FU. Однако типичный размер ББИ около семи инструкций.

Повышение степени ILP для суперскалярного процессора осуществляется:

1 оптимизирующим компилятором в статическом режиме

2 переупорядочиванием инструкций аппаратным планировщиком в

динамическом режиме.

Динамическое переупорядочивание позволяет обрабатывать случаи, когда зависимости между инструкциями неизвестны во время компиляции

(например, возможное перекрытие двух указателей, значения которых получены во время исполнения).

Неупорядоченные выдача и завершение – неупорядоченная модель обработок – дополнительный потенциал повышения производительности суперскалярного процессора. Современныесуперскалярные CPU исполняют от 2 до 10 инструкций за такт и используют аппаратную логику анализа ILP (instructionlevelparallelism) перед выдачей команд. Такой аппаратный механизм переупорядочивания исполнения инструкций (out-of-orderengine) называется динамическим планированием. Компилятор и динамический планировщик не могут обойти все конфликты (структурные, по данным, по управлению) и задержки доступа к памяти (при кеш-промахах).

Билет№11

1.Пути повышения производительности мп. Особенности высокоскростных мп.

Источником повышения производительности является оптимизация загрузки всех функциональных модулей процессора. Существует два подхода к этой проблеме:

-Оптимизация загрузки обеспечивается аппаратно процессором. Такой процессор называется суперскалярным. Особенности:

- совместимость на уровне кода с обычным конвейерным МП

- сложное УУ. Причем сложность растет экспоненциально от количества функциональных модулей

2) Оптимизация осуществляется компилятором: исходные команды упаковываются в длинное командное слово, части которого являются командами для каждого функционального блока процессора. Такой МП называется VLIW (verylonginstructionword). Особенности:

- несовместим на уровне кода с конвейерным МП

- простое УУ, и, как следствие, большая производительность при прочих равных

С целью повышения производительности процессора часто используется метод конвейеризации команд, т.е. необходимо организовать непрерывное выполнение потока команд. Тогда для выполнения одной команды потребуется время, затрачиваемое на прохождение одной ступени конвейера (в идеальном случае).

SimultaneousMultithreading (SMT) – эволюционная микропроцессорная архитектура 1995 году в университетархитектура, впервые представленная в университете Вашингтона ДиномТулсеном.

Изменения для повышения производительности SMT

1. Больший регистровый файл для поддержки переименования регистров

2. Большая пропускная способность доступа к памяти

3. Большие кеши для компенсации снижения производительности из-за совместного использования несколькими потоками (из-за снижения локальности)

4. Больший BTB (буфер ветвлений)

5. Больший TLB (буфер быстрого преобразования адреса)