- •1.Основные понятия и определения, относящиеся к мп технике
- •2. Структура эвм по фон Нейману. Пять принципов фон Неймана. Цикл управления по фон Нейману
- •3. Классификация архитектур эвм по взаимодействию процессора, памяти и устройств ввода-вывода.
- •4. Классификация архитектур эвм по взаимодействию потока команд и потока данных
- •5. Классификация mimd-систем по Таненбауму (smp , numa ,mpp и cow).
- •6. Архитектуры мп . Назовите и поясните составные части понятия архитектуры.
- •7. Основные характеристики мп (m/n/k). Архитектурные особенности современных мп. Микроархитектура мп.
- •1) Тактовой частотой,
- •2) Разрядностью,
- •3) Архитектурой.
- •8. Risc и cisc-микропроцессоры.
- •Характерные особенности risc-процессоров
- •9. Структура рынка универсальных микропроцессоров
- •10. Микропроцессоры компании Intel. История создания мп, закон Myрa , динамика развития мп от Intel
- •11. Маркетинговая стратегия фирмы Intel. Платформенная стратегия фирмы на современном этапе
- •Компоненты платформ Intel
- •12. Маркировка мп от Intel .Процессорные номера для процессоров класса p4 и класса Core
- •13. Архитектура ia-32.Расширения архитектуры x86-Intel 64/em64t
- •14. Архитектура ia-64. Особенности мп Itanium, Itanium-2
- •15. Архитектура Power
- •16. Архитектура PowerPc. Архитектура Сell
- •17. Архитектура Alpha,pa-risc
- •18. Архитектура sparc, mips
- •19. Кодовое название ядер мп. Примеры (Intel, amd, via)
- •20. Новые технологии в процессорах Intel Pentium 4 (vt, ht, eist, em64t)
- •21. Описание использованных в мп на ядре Core новых технологий
- •22. Структура микропроцессорной системы.
- •23. Логическая структура микропроцессора.
- •23. Программный (синхронный асинхронный) ввод-вывод информации в мпс.
- •25. Построение магистрали адреса в мпс с использованием непрограммируемых интерфейсных компонентов к580ва86
- •26. Построение магистрали данных.
- •27. Построение магистрали управления.
- •28. Ввод-вывод информации в мпс по прерываниям; в режиме прямого доступа к памяти.
- •29. Параллельный ввод-вывод информации в мпс.
- •30. Последовательный ввод-вывод информации в мпс
- •31. Организация памяти в мпс. Подключение озу
- •32. Организация памяти в мпс. Подключение пзу
- •33. Условные обозначения компонентов Intel
- •34. Основной механизм сопряжения по времени работы мп и внешних устройств
- •35. Подключение дисплея и клавиатуры к мпс
- •36. Физическое адресное пространство памяти и портов.
- •1.3.2.2. Режимы адресации переходов.
- •1.2. Реальный режим
- •1.2.1. Параметры базового микропроцессора семейства Intel 8086.
- •Основные отличия от 486-ого процессора
- •История
- •[Править] Слияния и поглощения
- •[Править] Происхождение названия
- •Архитектура mc68000
- •Архитектура mc68020
- •Архитектура mc68030
- •Архитектура mc68040
- •Спецификация шины pci
- •Стандартные модификации pci
- •Версии HyperTransport
- •Применение HyperTransport: Замена шины процессора
- •Технические характеристики жк-монитора
- •Специализация
- •Надежность
- •[Править] Аппаратные решения
- •Размещение и Обслуживание
25. Построение магистрали адреса в мпс с использованием непрограммируемых интерфейсных компонентов к580ва86
Предназначена для передачи адреса ко всем периферийным устройствам (как к уст-ройствам памяти, так и к портам ввода/вывода). Количество разрядов адресной шины от-личается большим разнообразием. Процессор Intel 8086, На котором собран родоначальник всех современных персональных компьютеров - IBM PC-XT, имеет 20 разрядов адреса. Современные процессоры имеют до 32 разрядов и больше. От количества разрядов шины адреса зависит, какое количество ячеек памяти может адре-совать процессор. Процессор, имеющий шестнадцатиразрядную шину данных может об-ращаться к 216 (то есть к 65536) ячейкам памяти. Это число называется объемом памяти. То есть, по другому можно сказать, что такой процессор имеет объем адресуемой памяти в 65536 байт.
Принципиальная электрическая схема модуля центрального процессора, обеспечивает формирование магистралей микропроцессорной системы в минимальном режиме на основании структурной схемы на рис. Х . Схема должна выполняет следующие функции:
Демультиплексирование шины адреса/данных (распределение ее на шину адреса и шину данных ).
Буферизацию шин (увеличение нагрузочной способности линий шин, обеспечение возможности их перехода в третье состояние).
Формирование сигналов управления.
Выполнение первой функции осуществляется с помощью регистров-защелок, например, буферных регистров i8282, i8283. Обобщенная структурная схема регистра-защелки содержит восемь D-триггеров с выходными схемами, имеющими три состояния.
Для увеличения нагрузочной способности (вторая функция) двунаправленной шины данных используют 8-разрядные формирователи i8286 или i8287 . Формирователи i8286 не инвертируют данные, а i8287 –инвертируют.
26. Построение магистрали данных.
27. Построение магистрали управления.
Тупо показать на схеме. Да, тыкнуть пальцем в них
28. Ввод-вывод информации в мпс по прерываниям; в режиме прямого доступа к памяти.
Формат: in Приемник, Источник
Out Приемник, Источник
Приемником команды IN и источником команды OUT могут быть только AL, АХ, ЕАХ.
Источники команды IN и команды OUT – номер порта (не более 255), задаваемый константой или значением регистра DX.
Однако осуществление ввода/вывода непосредственно при помощи этих команд – дело достаточно сложное. Одному внешнему устройству и его контроллеру соответствует не один, а несколько портов отдельно для управления устройством и для передачи данных. Для организации ввода/вывода необходимо знать достаточно сложный сценарий обмена данными, технические характеристики конкретного устройства, протоколы связи с ним, порядок опроса портов и т. и.
Поэтому обычно операции обмена с внешними устройствами широкого применения оформляются в виде процедур операционной системы, вызов которых осуществляется через прерывания.