3.5 Регистровая память (рп)

Регистровая память организована обусловлена РЗУ микропроцессорной секции КМ1804ВС2. Внутреннее РЗУ содержит 16 регистров, обращение к которым происходит по 4-битному адресу. Адреса и соответствующие им регистры представлены в таблице 3.2.

Регистры управления (CR0,CWR) и регистры состояния (EFLAGS, SWR, TW) не входят в состав РЗУ и реализуются отдельно.

Таблица 3.2 – Адреса регистров РЗУ БФТ

Адрес	Регистр
0000	EAX
0001	ECX
0010	EDX
0011	EBX
0100	EDI
0101	ESI
0110	EBP
0111	ESP
1000	РгА
1001	РгВ

Регистры:

1. Регистр флагов EFLAGS представляет собой 32- разрядный регистр, содержащий все флаги, предусмотренные архитектурой IA-32. Построен на 4 микросхемах К1804ИР2;

2. Счетчик адреса команд представляет собой 22-разрядный регистр. Для доступа к любой строке ОП используется 20 бит и 2 бита для доступа к определенному слову ОП. Построен на 3 микросхемах К1804ИР2;

3. Регистр адреса ОП представляет собой 20- разрядный регистр и хранит адрес команды, которая выполняется в текущий момент. Построен на 3 микросхемах К1804ИР2;

4. Регистры общего назначения представляют собой 8 32-разрядных регистра и служат для хранения операндов. Построены на 32 микросхемах К1804ИР2. Пример построения 32 разрядного регистра представлен на рисунке 3.3;

5. Регистры с плавающей точкой представляют собой 8 80-разрядных регистра, которые используются для хранения чисел с ПТ. Выполнены на 80 микросхемах К1804ИР2;

6. Регистр буфера представляет собой 24-разрядный регистр, который используется для предвыборки команды, с целью уменьшения количества обращений в ОП. Построен на 3 микросхемах К1804ИР2;

7. Регистр исполнительного адреса представляет собой 32-разрядный регистр. Хранит значение исполнительного адреса для обращения к ОП. Построен на 8 микросхемах К1804ИР2;

8. Регистр состояния FPSR представляет собой 16-разрядный регистр. В нем хранится указатель на вершину стека FPU (TOP). Построен на 2 микросхемах К1804ИР2;

9. Слово состояния процессора PSW представляет собой 32-разрядный регистр. Содержит бит PE, который определяет режим адресации. Построен на 4 микросхемах К1804ИР2;

10. Регистр тэгов TW представляет собой 32-разрядный регистр. Он служит для определения, какой из регистров данных (R0 – R7) блока с плавающей точкой содержит допустимое число, или ноль, или специфическое для чисел с плавающей точкой значение (NaN, бесконечность, …), или вовсе не содержит ничего. Построен на 4 микросхемах К1804ИР2.

Рисунок 3.3.32 разрядный регистр

Оперативная память (ОП)

В ОП хранятся слова длиной 4 байта. Емкость оперативной памяти составляет 4 Мб. Слово выбирается или записывается за одно обращение к памяти. В состав ОП входят запоминающее устройство, регистр адреса оперативной памяти (РгАОП), входной регистр - регистр записи(РгЗпОП), выходной регистр – регистр чтения(РгЧтОП). Чтение и запись в ОП инициируются сигналами ЧтОП и ЗпОП соответственно.

Блок интерфейсов (БИНТ)

Блок интерфейсов (БИНТ) служит для связи блоков процессора. Он состоит из мультиплексоров и логических схем согласующих передачу данных, управляющих и осведомительных сигналов между блоками. в состав блока входят: мультиплексоры выбора операндов БПТ, мультиплексоры и демультиплексоры выбора операндов БФТ, мультиплексоры регистров записи и чтения оперативной памяти, мультиплексор выбора рабочего регистра с плавающей точкой, мультиплексор и демультиплексор регистра тегов.