Вопросы на экзамен - Ответы на экзамен - .doc + .pdf / 20. ЗУ. Организация

20. ЗУ. Организация.

Памятью ЭВМ называется совокупность устройств, служащих для запоминания, хранения и выдачи информации. Отдельные устройства, входящие в эту совокупность, называются запоминающими устройствами (ЗУ) того или иного типа.

К основным параметрам, характеризующим запоминающие устройства, относятся емкость и быстродействие.

Емкость памяти - это максимальное количество данных, которое в ней может храниться. Емкость запоминающего устройства измеряется количеством адресуемых элементов (ячеек) ЗУ и длиной ячейки в битах.

За одно обращение к запоминающему устройству производится считывание или запись некоторой единицы данных, называемой словом, различной для устройств разного типа. Это определяет разную организацию памяти.

Быстродействие памяти определяется продолжительностью операции обращения, то есть временем, затрачиваемым на поиск нужной информации в памяти и на ее считывание, или временем на поиск места в памяти, предназначаемого для хранения данной информации, и на ее запись.

Организация ЗУ

Микросхемы ОЗУ построена на биполярных и МДП транзисторах. Элементом памяти в первых из них служит простейший триггер, во вторых – триггер или конденсатор, заряжаемый до напряжения, соответствующего единичному состоянию элемента. Биполярные триггерные микросхемы обладают значительным быстродействием, а МДП микросхемы – большей емкостью ЗУ. Кроме того, МДП-микросхемы потребляют значительно меше энергии.

Типичный пример триггерного ОЗУ – параллельный регистр;. При четырех битах хранимой информации все его компоненты умещаются в одном корпусе с 14-ю выводами, обеспечивающими доступ ко всем входам и выходам четырех элементов памяти. Организация памяти в виде отдельных регистров применяется при создании ОЗУ малой ёмкости.

При увеличении емкости ОЗУ возникает проблема доступа к каждому элементу памяти при ограниченном числе выводов в корпусе. Эта задача решается с помощью адресной организации ЗУ с использование дешифратора кода адреса. Как уже говорилось ранее, дешифратор с n адресными входами дешифрирует 2n состояний. Таким образом, при четырёх входах можно организовать обращение к 16 элементам памяти при 10 к 1024 элементам.

Запоминающее устройство адресного типа состоит из трех основных блоков: массива элементов памяти (накопитель), блока адресной выборки (дешифратор адреса) и блока управления.