
- •1.Способы представления цифровой информации. Основные характеристики элементов эвм. Логическая модель элементов с потенциальным представлением информации.
- •2.Переключательная характеристика цифрового элемента. Понятие Базиса. Таблицы Истинности, Прямые и инверсные входы и выходы логических элементов. Уго элементов.
- •3.Реализация функций Алгебры логики (фал) на элементах эвм. Способы задания функций. Переход от одних способов задания фал к другим.Минимизация Методом Квайна Мак-Класски.
- •4.Построение комбинационных схем на логических элементах. Технологии минимизации комбинационных схем. Использование диаграмм Вейча для минимизации фал.
- •Использование диаграмм вейча для минимизации.
- •5.Задачи анализа и синтеза цифровых схем. Минимизация не полностью определенных фал.
- •6.Мультиплексоры и их назначение. Уго. Увеличение разрядности мультиплексоров. Реализация фал на мультиплексоре.
- •Увеличение разрядности мультиплексоров
- •7. Дешифраторы и их назначение, построение, увеличение разрядности дешифраторов. Реализация фал на дешифраторе.
- •8.Использование мультиплексоров, дешифраторов и запоминающих устройств для построения логических функций.
- •9.Сумматоры. Комбинационные сумматоры. Принципы организации цепей переноса в сумматорах.
- •Комбинационные сумматоры. Принципы организации цепей переноса в сумматорах.
- •10 Сумматоры. Накапливающие сумматоры. Принципы организации цепей переноса в сумматорах.
- •11 Сумматоры. Комбинированные сумматоры. Принципы организации цепей переноса в сумматорах.
- •12 Элементарные триггерные ячейки на элементах и-не и или-не. Rs- триггер, таблица и матрица переходов.
- •Rs-триггер
- •13.14.15. Триггерные схемы. Классификация. Таблицы и матрицы переходов. Построение произвольного триггера на базе rs – триггера, dv триггера, jk триггера.
- •16.Асинхронные и синхронные триггерные схемы. Двухступенчатые триггерные схемы.
- •17. Схемы триггеров со статическим и динамическим управлением.
- •D-триггер
- •Dv-триггер
- •Синхронные триггеры с динамическим управлением записью
- •Dv-триггер и jk-триггер
- •18. Синхронные и асинхронные одноступенчатые триггеры тиво rs, dv,t синхронный rs - триггер
- •D-триггер
- •Dv-триггер
- •19. Jk-ms и dv-ms триггеры. Схема, Временная диаграмма, определение параметров.
- •20. Триггер с динамическим управлением записью. Временная диаграмма.
- •21.Регистры. Классификация. Уго регистров. Регистры хранения и сдвига.
- •22. Последовательный и параллельный сдвигающие регистры.
- •24. Счетчик по модулю м. Проектирование счетчиков. Изменение коэффициента пересчета.
- •25.Проектирование счетчика с заданным набором состояний на rs триггерах.
- •27.Проектирование счетчика с заданным набором состояний на jk триггерах.
- •26.Проектирование счетчика с заданным набором состояний на dv триггерах.
- •28.Счетчики. Реверсивный счетчик. Функция параллельной загрузки. Увеличение разрядности.
- •Реверсивный счетчик
- •29. Асинхронные счетчики. Построение счетчика произвольной разрядности. Организация цепей переноса в асинхронных счетчиках.
- •Межразрядные связи реверсивного асинхронного счетчика с последовательным переносом.
- •30. Микросхемы памяти. Организация микросхемы памяти с произвольной выборкой. Временная диаграмма цикла записи.
- •31. Общая структура микросхемы памяти с произвольной выборкой. Временная диаграмма цикла чтения.
- •Уго микросхемы памяти.
- •32.Реализация фал на микросхемах памяти.
- •33.Запоминающая ячейка статического типа, устройство и принцип работы.
- •34. Запоминающая ячейка динамического типа, устройство и принцип работы.
- •35. Программируемые логические интегральные схемы. Основные принципы построения плм.
- •38.Реализация логических функций в плис, lut- назначение и устройство
- •39.Блоки ввода вывода Плис, Теневая память. Программируемые соединения
10 Сумматоры. Накапливающие сумматоры. Принципы организации цепей переноса в сумматорах.
Микросхемы сумматоров (английское Adder), как следует из их названия, предназначены для суммирования двух входных двоичных кодов, то есть выходной код будет равен арифметической сумме двух входных кодов.
Сумма двух двоичных чисел с числом разрядов N может иметь число разрядов (N + 1). Этот дополнительный (старший) разряд называется выходом переноса.
Сумматоры
бывают
одноразрядные
(для суммирования двух одноразрядных
чисел), 2-х
разрядные
(суммируют 2-х разрядные числа) и
4-х разрядные
(суммируют 4-х разрядные числа).
Если говорить о сумматоре накапливающего типа, передача слагаемых на вход происходит последовательно (а не одновременно).
Сумматор накапливающего типа - это схема с памятью. Сначала задаётся в какой-то момент времени t1 первое слагаемое X; оно запоминается в памяти сумматора. Затем, в момент времени t2 подаётся второе слагаемое Y. Через некоторое время t-задержки на выходе сумматора возникает S и сигнал переноса P.
В обычном сумматоре накапливающего типа используются триггерные схемы.
Кстати говоря, из сумматора комбинационного очень легко получается сумматор накапливающего типа: если выход сумматора комбинационного типа нагрузить на какой-нибудь регистр.
Вначале происходит обнуление этого регистра. Тогда вы можете в первый момент времени подать первое слагаемое и запомнить результат в регистре хранения. А затем, в момент времени t2 за счёт обратной связи, на второй вход комбинационного сумматора подаётся предыдущее слагаемое.
Такая комбинация - регистра хранения и комбинационного сумматора – позволяет реализовать сумматор накапливающего типа.
11 Сумматоры. Комбинированные сумматоры. Принципы организации цепей переноса в сумматорах.
Микросхемы сумматоров (английское Adder), как следует из их названия, предназначены для суммирования двух входных двоичных кодов, то есть выходной код будет равен арифметической сумме двух входных кодов.
Сумма двух двоичных чисел с числом разрядов N может иметь число разрядов (N + 1). Этот дополнительный (старший) разряд называется выходом переноса.
Сумматоры бывают одноразрядные (для суммирования двух одноразрядных чисел), 2-х разрядные (суммируют 2-х разрядные числа) и 4-х разрядные (суммируют 4-х разрядные числа).
Многоразрядные (комбинированные) сумматоры - организация переноса.
Обработка многоразрядных чисел в многоразрядных сумматорах возможна двумя способами:
можно последовательно раскладывать - разряд за разрядом; в этом случае будет использоваться минимальное количество оборудования;
возможность параллельной обработки информации с одновременным сложением.
Простейшая организация обработки многоразрядных чисел - для сумматоров последовательного типа.
Эту схему можно немного модернизировать. В отличии от первой схемы, где перенос подаётся в прямом коде (???), в этом сумматоре должно быть два входа - перенос и инверсия переноса:
Достоинства: малое количество оборудования;
Недостаток: последовательная обработка информации - это достаточно длительный процесс. Если мы обрабатываем 32-х разрядные числа, то время обработки увеличивается в 32 раза.