
- •1.Способы представления цифровой информации. Основные характеристики элементов эвм. Логическая модель элементов с потенциальным представлением информации.
- •2.Переключательная характеристика цифрового элемента. Понятие Базиса. Таблицы Истинности, Прямые и инверсные входы и выходы логических элементов. Уго элементов.
- •3.Реализация функций Алгебры логики (фал) на элементах эвм. Способы задания функций. Переход от одних способов задания фал к другим.Минимизация Методом Квайна Мак-Класски.
- •4.Построение комбинационных схем на логических элементах. Технологии минимизации комбинационных схем. Использование диаграмм Вейча для минимизации фал.
- •Использование диаграмм вейча для минимизации.
- •5.Задачи анализа и синтеза цифровых схем. Минимизация не полностью определенных фал.
- •6.Мультиплексоры и их назначение. Уго. Увеличение разрядности мультиплексоров. Реализация фал на мультиплексоре.
- •Увеличение разрядности мультиплексоров
- •7. Дешифраторы и их назначение, построение, увеличение разрядности дешифраторов. Реализация фал на дешифраторе.
- •8.Использование мультиплексоров, дешифраторов и запоминающих устройств для построения логических функций.
- •9.Сумматоры. Комбинационные сумматоры. Принципы организации цепей переноса в сумматорах.
- •Комбинационные сумматоры. Принципы организации цепей переноса в сумматорах.
- •10 Сумматоры. Накапливающие сумматоры. Принципы организации цепей переноса в сумматорах.
- •11 Сумматоры. Комбинированные сумматоры. Принципы организации цепей переноса в сумматорах.
- •12 Элементарные триггерные ячейки на элементах и-не и или-не. Rs- триггер, таблица и матрица переходов.
- •Rs-триггер
- •13.14.15. Триггерные схемы. Классификация. Таблицы и матрицы переходов. Построение произвольного триггера на базе rs – триггера, dv триггера, jk триггера.
- •16.Асинхронные и синхронные триггерные схемы. Двухступенчатые триггерные схемы.
- •17. Схемы триггеров со статическим и динамическим управлением.
- •D-триггер
- •Dv-триггер
- •Синхронные триггеры с динамическим управлением записью
- •Dv-триггер и jk-триггер
- •18. Синхронные и асинхронные одноступенчатые триггеры тиво rs, dv,t синхронный rs - триггер
- •D-триггер
- •Dv-триггер
- •19. Jk-ms и dv-ms триггеры. Схема, Временная диаграмма, определение параметров.
- •20. Триггер с динамическим управлением записью. Временная диаграмма.
- •21.Регистры. Классификация. Уго регистров. Регистры хранения и сдвига.
- •22. Последовательный и параллельный сдвигающие регистры.
- •24. Счетчик по модулю м. Проектирование счетчиков. Изменение коэффициента пересчета.
- •25.Проектирование счетчика с заданным набором состояний на rs триггерах.
- •27.Проектирование счетчика с заданным набором состояний на jk триггерах.
- •26.Проектирование счетчика с заданным набором состояний на dv триггерах.
- •28.Счетчики. Реверсивный счетчик. Функция параллельной загрузки. Увеличение разрядности.
- •Реверсивный счетчик
- •29. Асинхронные счетчики. Построение счетчика произвольной разрядности. Организация цепей переноса в асинхронных счетчиках.
- •Межразрядные связи реверсивного асинхронного счетчика с последовательным переносом.
- •30. Микросхемы памяти. Организация микросхемы памяти с произвольной выборкой. Временная диаграмма цикла записи.
- •31. Общая структура микросхемы памяти с произвольной выборкой. Временная диаграмма цикла чтения.
- •Уго микросхемы памяти.
- •32.Реализация фал на микросхемах памяти.
- •33.Запоминающая ячейка статического типа, устройство и принцип работы.
- •34. Запоминающая ячейка динамического типа, устройство и принцип работы.
- •35. Программируемые логические интегральные схемы. Основные принципы построения плм.
- •38.Реализация логических функций в плис, lut- назначение и устройство
- •39.Блоки ввода вывода Плис, Теневая память. Программируемые соединения
Реверсивный счетчик
Реверсивные
счётчики
- это счётчики, которые могут перестраиваться.
Т.е. может работать в режиме суммирующего
счётчика, и с помощью некоторых управляющих
сигналов переходить в режим вычитающего.
Реализация суммирующего/вычитающего счётчика с модулем 8 на базе асинхронных триггеров (двухступенчатых и одноступенчатых): Если этот счётчик строить на двухступенчатых триггерах - он будет суммирующий; если на одноступенчатых (*) - вычитающий.
Модуль
счёта (т.к. три триггера) 23 8 Mmax
.
Следовательно, данный счётчик может
реализовать до 8-ми устойчивых
состояний.
УВЕЛИЧЕНИЕ КОЛИЧЕСТВА РАЗРЯДОВ В СЧЁТЧИКЕ:
Чтобы получить один восьмиразрядный счётчик, необходимо либо на вход C+, либо на вход C- первого счётчика подавать входные счётные сигналы - в зависимости от направления счёта. Т.е. необходимо реализовать некоторую комбинационную схему, которая будет подавать счётный сигнал на нужный вход в зависимости от выбранного направления счёта.
Входы переполнения/заёма первого счётчика являются непосредственно счётными сигналами для второго счётчика (который реализует старшие разряды - ?).
Выходы Q1, Q2, Q3, Q4 - это выходы младших разрядов полученного числа; а выходы Q5,Q6 Q7, Q8 - выходы старших разрядов.
Выходы >15 и <0 второго счётчика будут соответствовать переполнению нашего общего счётчика или займу - то есть коду >255 - в случае переполнения; или коду <0 - в случае займа.
Как правило, стандартные счётчики имеют дополнительные входы и выходы, которые позволяют нам
достаточно гибко их комбинировать - для повышения разрядности этой схемы.
ФУНКЦИЯ ПАРАЛЛЕЛЬНОЙ ЗАГРУЗКИ.
Осуществляет установку каждого триггера счётчика в заданное положение. Реализована за счёт дополнительных входов в схеме счётчика управляющих непосредственно триггерами. При этом каждый из входов воздействует на свой триггер, придавая ему заданное значение. Таким образом, можно присвоить счётчику начальное значение и начать отсчёт от него.
29. Асинхронные счетчики. Построение счетчика произвольной разрядности. Организация цепей переноса в асинхронных счетчиках.
Схемы счетчиков делятся на синхронные и асинхронные. В синхронных схемах все изменения согласуются по времени с подачей считаемого сигнала на общую шину, объединяющую синхронизирующие входы С триггеров счетчика.
В асинхронном счетчике отсутствует общая шина на которую поступает синхросигнал. На вход С триггеров асинхр. счетчика сигналы могут поступать как с входа другого триггера, так и от схем, непосредственно не связанных с синхронизирующими импульсами. Для проектирования асинхронных счетчиков удобных систематизированных способов нет, так как различие в строении тригеров проявляется при асинхронной работе и нужно иметь о них четкое представление и не ограничиваться таблицей переходов, которая описывает только синхронную работу триггера.
Асинхронные счетчики произвольной разрядности могут быть созданы путем объединения нескольких разрядов следующим образом:
Межразрядные связи реверсивного асинхронного счетчика с последовательным переносом.
(Неточно!!)