
- •Способы представления цифровой информации. Основные характеристики элементов эвм. Логическая модель элементов с потенциальным представлением информации.
- •7.Потребляемая мощность.
- •Перeключательная характеристика цифрового элемента. Понятие Базиса. Таблицы Истинности, Прямые и инверсные входы и выходы логических элементов. Уго элементов.
- •Реализация функций Алгебры логики (фал) на элементах эвм. Способы задания функций. Переход от одних способов задания фал к другим. Минимизация Методом Квайна Мак-Класски.
- •Построение комбинационных схем на логических элементах. Технологии минимизации комбинационных схем. Использование диаграмм Вейча для минимизации фал.
- •Задачи анализа и синтеза цифровых схем. Минимизация не полностью определенных фал.
- •Мультиплексоры и их назначение. Уго. Увеличение разрядности мультиплексоров. Реализация фал на мультиплексоре.
- •Дешифраторы и их назначение, построение, увеличение разрядности дешифраторов. Реализация фал на дешифраторе.
- •Использование мультиплексоров, дешифраторов и запоминающих устройств для построения логических функций.
- •Сумматоры. Комбинационные сумматоры. Принципы организации цепей переноса в сумматорах. (досмотреть)
- •Сумматоры. Накапливающие сумматоры. Принципы организации цепей переноса в сумматорах.
- •Сумматоры. Принципы организации цепей переноса в сумматорах.
- •Элементарные триггерные ячейки на элементах и-не и или-не. Rs- триггер, таблица и матрица переходов.
- •Триггерные схемы. Классификация. Таблицы и матрицы переходов. Построение произвольного триггера на базе rs- триггера.
- •Триггерные схемы. Классификация. Таблицы и матрицы переходов. Построение триггера на базе dVтриггера.
- •Триггерные схемы. Классификация. Таблицы и матрицы переходов. Построение триггера на базе jKтриггера.
- •Таблицы и матрицы переходов:
- •Построение произвольного триггера на базе jk – триггера
- •Асинхронные и синхронные триггерные схемы. Двухступенчатые триггерные схемы.
- •Схемы триггеров со статическим и динамическим управлением записью.
- •Синхронные и асинхронные одноступенчатые триггеры типов rs,dv,t.
- •Jk-mSиDv-mSтриггеры. Схема, временная диаграмма, определение параметров.
- •Триггер с динамическим управлением записью. Особенности работы. Временная диаграмма.
- •Регистры. Классификация. Уго регистров. Регистры хранения и регистры сдвига. Реверсивный регистр.
- •Регистры хранения и регистры сдвига. Обобщенная схема регистра сдвига.
- •Счетчики. Классификация счетчиков. Понятие модуля пересчета. Схемы суммирующих и вычитающих счетчиков. Временные параметры.
- •Счетчик по модулю м. Проектирование счетчиков. Изменение модуля пересчета.
- •Проектирование счетчика с заданным набором состояний на rSтриггерах.
- •Проектирование счетчика с заданным набором состояний на dVтриггерах.
- •Проектирование счетчика с заданным набором состояний на jk триггерах.
- •Таблицы и матрицы переходов:
- •Счетчики. Реверсивный счетчик. Функция параллельной загрузки. Увеличение разрядности.
- •Асинхронные счетчики. Построение счетчика произвольной разрядности. Организация цепей переноса в асинхронных счетчиках.
- •Микросхемы памяти. Организация микросхемы памяти с произвольной выборкой. Временная диаграмма цикла записи.
- •Уго микросхемы памяти.
- •Микросхемы памяти. Общая структура микросхемы памяти с произвольной выборкой. Временная диаграмма цикла чтения.
- •Реализация фал на микросхеме памяти.
- •Запоминающая ячейка статического типа, устройство и принцип работы.
- •Запоминающая ячейка динамического типа, устройство и принцип работы.
- •Программируемые логические интегральные схемы. Основные принципы построения плм.
- •Обобщенная структура плис fpga. Основные элементы, их назначение принцип работы.
- •Обобщенная структура плис fpga. Назначение и устройствоClb.
- •Реализация логических функций в плис, lut- назначение и устройство.
- •Блоки ввода вывода Плис, Теневая память. Программируемые соединения.
- •Ассоциативная память. Организация, способ выборки, отличия от адресного зу.
- •Кэш память. Организация, взаимодействие с процессором и озу.
Задачи анализа и синтеза цифровых схем. Минимизация не полностью определенных фал.
Задача анализа состоит в написании системы функций, отражающей логику работы схемы. Эта задача имеет однозначное решение.
Задача синтеза (обратная анализу) состоит в построении реальной схемы на основе заданных законов её функционирования. Синтез не имеет однозначного решения.
При синтезе схемы нужно получить минимальное число элементов в заданном базисе.
Задача синтеза произвольного устройства сводится к математической задачи построения произвольной функции алгебры-логики.
Какое количество связок необходимо, чтобы построить произвольную функцию алгебры-логики? Ответ на этот вопрос однозначен.
Совокупность элементов алгебры-логики называется базисом.
Наиболее распространённый базис - дизъюнкция, конъюнкция, отрицание. Базисы могут быть одноэлементными, например, одноэлементные: базисы стрелка Пирса (базис "И-НЕ") и штрих Шеффера (базис "ИЛИ-НЕ").
Задача синтеза устройства должна быть дополнена задачей уменьшения оборудования в нём (задача минимизации). Устройство, которое реализует соответствующую функцию, используя меньше оборудования, будет работать надёжнее. С математической точки зрения - это задача построения минимальной функции алгебры-логики.
Под минимальной функцией алгебры-логики понимается такая форма, в которой содержится меньшее количество букв и членов по сравнению с исходной формой. Речь идёт именно о буквах, а не о количестве переменных.
Пример:
Замечание:
Если какое-либо элементарное произведение входит в функцию, то при добавлении к нему новых сомножителей, полученное произведение так же будет входить в функцию (т.е. в функцию можно ввести любое число аргументов).
СИНТЕЗ НЕ ПОЛНОСТЬЮ ЗАДАННЫХ ЛОГИЧЕСКИХ ФУНКЦИЙ
Не полностью определенной функцией является такая переключательная функция, значения которой на некоторых наборах аргументов могут быть произвольными (т.е. равными «0» или «1»).При синтезе логического устройства, реализующего не полностью заданную функцию, допустимо задавать произвольными значениями функции на запрещенных наборах аргументов. При этом в зависимости от способа задания этих функций минимальная форма может оказаться простой или более сложной. Таким образом, возникает проблема целесообразного доопределения функции на запрещенных наборах аргументов.
Обозначается запрещенный набор: “Х”
Может быть использован следующий способ получения минимальной формы не полностью заданной функции f:
а) записывается СДНФ (СКНФ) функции f0, полученной изfзаданием значения 0 (значения 1 в случае СКНФ) на всех запрещенных наборах аргументов;
б) записывается СДНФ (СКНФ) функции f1, полученной из fзаданием значения 1 (значения 0 в случае СКНФ) на всех запрещенных наборах аргументов;
в) функция f1 приводится к сокращенной форме (к форме, содержащей все простые импликанты);
г) Составляется импликантная таблица из всех членов функции f0 и простых импликант функции f1;
д) искомая минимальная форма составляется из простых импликант функции f1, поглощающих все члены СДНФ (СКНФ) функции f0.
е) Производится проверка доопределённой функции на её соответствие исходному набору, т.к. при проектировании и минимизации мы работаем не с исходной функцией, то в процессе преобразования могут возникнуть ошибки, наличие/отсутствие которых и определяется построением таблицы истинности полученной ФАЛ.
Также можно минимизировать функцию через диаграмму Вейча:
а) Заполнить диаграмму Вейча по следующим правилам: в клетки диаграммы поставим единицы, которые соответствуют конституентам единицы, нули – для отсутствующих конституент и символ неопределенности – “X”, в неопределённые.
б) Объединить единицы\нули, принимая символы неопределённости, за более удобные для минимизации значения.