
- •Способы представления цифровой информации. Основные характеристики элементов эвм. Логическая модель элементов с потенциальным представлением информации.
- •7.Потребляемая мощность.
- •Перeключательная характеристика цифрового элемента. Понятие Базиса. Таблицы Истинности, Прямые и инверсные входы и выходы логических элементов. Уго элементов.
- •Реализация функций Алгебры логики (фал) на элементах эвм. Способы задания функций. Переход от одних способов задания фал к другим. Минимизация Методом Квайна Мак-Класски.
- •Построение комбинационных схем на логических элементах. Технологии минимизации комбинационных схем. Использование диаграмм Вейча для минимизации фал.
- •Задачи анализа и синтеза цифровых схем. Минимизация не полностью определенных фал.
- •Мультиплексоры и их назначение. Уго. Увеличение разрядности мультиплексоров. Реализация фал на мультиплексоре.
- •Дешифраторы и их назначение, построение, увеличение разрядности дешифраторов. Реализация фал на дешифраторе.
- •Использование мультиплексоров, дешифраторов и запоминающих устройств для построения логических функций.
- •Сумматоры. Комбинационные сумматоры. Принципы организации цепей переноса в сумматорах. (досмотреть)
- •Сумматоры. Накапливающие сумматоры. Принципы организации цепей переноса в сумматорах.
- •Сумматоры. Принципы организации цепей переноса в сумматорах.
- •Элементарные триггерные ячейки на элементах и-не и или-не. Rs- триггер, таблица и матрица переходов.
- •Триггерные схемы. Классификация. Таблицы и матрицы переходов. Построение произвольного триггера на базе rs- триггера.
- •Триггерные схемы. Классификация. Таблицы и матрицы переходов. Построение триггера на базе dVтриггера.
- •Триггерные схемы. Классификация. Таблицы и матрицы переходов. Построение триггера на базе jKтриггера.
- •Таблицы и матрицы переходов:
- •Построение произвольного триггера на базе jk – триггера
- •Асинхронные и синхронные триггерные схемы. Двухступенчатые триггерные схемы.
- •Схемы триггеров со статическим и динамическим управлением записью.
- •Синхронные и асинхронные одноступенчатые триггеры типов rs,dv,t.
- •Jk-mSиDv-mSтриггеры. Схема, временная диаграмма, определение параметров.
- •Триггер с динамическим управлением записью. Особенности работы. Временная диаграмма.
- •Регистры. Классификация. Уго регистров. Регистры хранения и регистры сдвига. Реверсивный регистр.
- •Регистры хранения и регистры сдвига. Обобщенная схема регистра сдвига.
- •Счетчики. Классификация счетчиков. Понятие модуля пересчета. Схемы суммирующих и вычитающих счетчиков. Временные параметры.
- •Счетчик по модулю м. Проектирование счетчиков. Изменение модуля пересчета.
- •Проектирование счетчика с заданным набором состояний на rSтриггерах.
- •Проектирование счетчика с заданным набором состояний на dVтриггерах.
- •Проектирование счетчика с заданным набором состояний на jk триггерах.
- •Таблицы и матрицы переходов:
- •Счетчики. Реверсивный счетчик. Функция параллельной загрузки. Увеличение разрядности.
- •Асинхронные счетчики. Построение счетчика произвольной разрядности. Организация цепей переноса в асинхронных счетчиках.
- •Микросхемы памяти. Организация микросхемы памяти с произвольной выборкой. Временная диаграмма цикла записи.
- •Уго микросхемы памяти.
- •Микросхемы памяти. Общая структура микросхемы памяти с произвольной выборкой. Временная диаграмма цикла чтения.
- •Реализация фал на микросхеме памяти.
- •Запоминающая ячейка статического типа, устройство и принцип работы.
- •Запоминающая ячейка динамического типа, устройство и принцип работы.
- •Программируемые логические интегральные схемы. Основные принципы построения плм.
- •Обобщенная структура плис fpga. Основные элементы, их назначение принцип работы.
- •Обобщенная структура плис fpga. Назначение и устройствоClb.
- •Реализация логических функций в плис, lut- назначение и устройство.
- •Блоки ввода вывода Плис, Теневая память. Программируемые соединения.
- •Ассоциативная память. Организация, способ выборки, отличия от адресного зу.
- •Кэш память. Организация, взаимодействие с процессором и озу.
Счетчик по модулю м. Проектирование счетчиков. Изменение модуля пересчета.
Основным параметром счетчика является модуль счета (коэффициент пересчета) Ксч, определяемый максимальным числом единичных сигналов, которое может быть посчитано. Широкое распространение получили, например, десятичные счетчики, для которых Ксч = 10. Такой счетчик после каждого 10-го импульса возвращается в исходное состояние, формируя при этом на выходе сигнал переноса. Количество разрядов n счетчика с произвольным коэффициентом пересчета определяется из условия 2n-1 < Ксч < 2n.
Проектирование
счетчиков.
Обобщённая структурная схема счетчика представлена на рисунке.
Сигналы с выходов триггеров поступают на входы комбинационной схемы, которая преобразует поступив-
шую информацию. Сигналы с выходов комбинационной схемы подаются на логические входы триггеров. Преобразованная информация не воспринимается триггерами до тех пор, пока на синхронизирующие входы триггеров не поступит считаемый сигнал. Информация, находящаяся на входах каждого триггера, так сформирована комбинационной схемой, чтобы с приходом очередного считаемого сигнала осуществить переход счетчика из текущего состояния в следующее.
Если задан тип триггера, то задача синтеза счетчика заключается в составлении функций возбуждения каждого триггера и минимизации найденных функций в заданном базисе.
Этапы проектирования (перепроверить):
Перевести заданные наборы в заданную систему кодирования.
Построить таблицу переходов и функций возбуждения заданного триггера, используя матрицу переходов.
Минимизировать получившиеся функции возбуждения.
Получить минимальное выражение функции декодирования последнего состояния
Построить схему.
Изменение модуля пересчёта. Очевидно, что для Ксч = 10 требуемое число разрядов n = 4. Обычный двоичный четырехразрядный счетчик имеет 16 различных устойчивых состояний. Следовательно, для Ксч = 10 имеется N = 16 - 10 = 6 избыточных состояний, которые необходимо исключить.
Исключить избыточные состояния можно, используя принудительное обнуление схемы при достижении счетчиком состояния, равного Ксч. Схема счетчика представлена на рисунке.
Перед началом счета сигналом УИС (сброса) все триггеры счетчика устанавливаются в исходное нулевое состояние. При поступлении на счетный вход 10 импульсов на выходах Q2 и Q4 установятся единицы, благодаря чему единичным сигналом с выхода конъюнктора все триггеры вновь будут сброшены в 0. При этом на выходе счетчика (Q4) первый раз появится сигнал переноса (перепад из 1 в 0), свидетельствующий о том, что на вход счетчика пришло десять импульсов.
Есть ещё способы изменения модуля пересчёта, но мы их не разбирали, спросить, надо ли.
Проектирование счетчика с заданным набором состояний на rSтриггерах.
Проектирование счетчика с заданным набором состояний на dVтриггерах.
Проектирование счетчика с заданным набором состояний на jk триггерах.
Счётчик – последовательная схема, нужна для увеличения/уменьшения хранимого кода на 1 или константу.
Модуль счёта (М) - число устойчивых состояний счётчика
Счётчики могут быть: а) Синхронными б) асинхронными:
В
синхронных схемах все изменения
согласуются по времени с подачей
считаемого сигнала на общую шину,
объединяющую синхронизирующие входы
С
триггеров счетчика (рис. а).
В асинхронном счетчике отсутствует общая шина, на которую поступает считаемый сигнал. На вход С триггеров асинхронного счетчика сигналы могут поступать как с выхода другого триггера, так и от схем, непосредственно не связанных с синхронизирующими импульсами (рис. б).
Для
проектирования синхронных счётчиков
используют стандартные методы. Для
асинхронных счётчиков удобных
систематизированных методов нет, из-за
различий во внутреннем строении
триггеров проявляющихся при асинхронной
работе. Поэтому при разработке надо
иметь чёткое представление о внутреннем
строении триггера и не ограничиваться
таблицей переходов, которая описывает
только синхронную работу триггера.
Любой синхронный счётчик можно представить в виде логической структуры:
Сигналы с выходов триггеров поступают на вход комбинационной схемы, которая преобразует поступившую информацию. С выходов комбинационной схемы сигналы подаются на логические входы триггеров. Преобразованная информация не воспринимается триггером до тех пор, пока на синхровходы триггеров не поступит считываемый сигнал. Информация находящаяся на входах каждого триггера, сформирована комбинационной схемой так, чтобы по приходу очередного считываемого сигнала счётчик перешёл из тек. состояния в следующее
Функции возбуждения входов i-го триггера:
E1(t) = f1[Q1(t), Q2(t), ... ,Qn(t)] ,
E2(t) = f2[Q1(t), Q2(t), ... ,Qn(t)] .
Функции возбуждения - переключательные функции, которым соответствуют комбинационные схемы.
Задача синтеза счётчика собранного на определённом типе триггеров заключается в составлении функций возбуждения в заданном базисе.
При синтезе синхронных схем используются матрицы переходов триггеров.
Далее составляются таблица переходов функций возбуждения.
Проводим минимизацию функций возбуждения триггеров.
Находим функцию переноса для возможности каскадирования счётчиков. Например, счётчик по модулю 10 имеет 10 устойчивых состояний; счётчик по модулю 3 - три устойчивых состояния.
Пример: Пусть необходимо на базе одноступенчатых RS(JK)-триггеров спроектировать двухразрядный двоично-десятичный счётчик c заданным набором состояний.
Необходимо сделать перевод в соответствующую систему счисления (двоичную, троичную). В данной системе кодирования каждая десятичная цифра представляется четырехразрядным двоичным эквивалентом.
Десятичные
Двоичный эквивалент в коде 2421
Номера двоичных
цифры
2
4
2
1
наборов
0
0
0
0
0
0
1
0
0
0
1
1
2
0
0
1
0
2
3
0
0
1
1
3
4
0
1
0
0
4
5
1
0
1
1
11
6
1
1
0
0
12
7
1
1
0
1
13
8
1
1
1
0
14
9
1
1
1
1
15
Составление функций возбуждения триггеров счетчика
Функции возбуждения триггеров счетчика формируют с использованием кодированной таблицы переходов счетчика и матрицы переходов триггера.