
- •А. Аппаратное обеспечение компьютеров
- •1. Раздел "Основы теории компьютеров"
- •2. Минимизация булевых функций с помощью диаграмм Вейча.
- •3. Определение и применение базиса при построении произвольных функций алгебры-логики.
- •4. Сложение и вычитание чисел с фиксированной запятой.
- •5. Умножение чисел с плавающей запятой.
- •6. Форматы команд.
- •7. Схема выполнения машинной двухадресной команды типа "Регистр-память" на однопроцессорном компьютере.
- •8. Схема выполнения машинной двухадресной команды типа "Регистр-регистр" на однопроцессорном компьютере.
- •2. Раздел "Архитектура вычислительных систем"
- •1. Архитектура кэш-памяти. Ассоциативное распределение информации в кэш-памяти.
- •2. Архитектура кэш-памяти. Прямое распределение (отображение) информации в кэш-памяти.
- •3. Архитектура векторного блока супер-ЭВМ CYBER-205. Особенности её конвейеров, обеспечивающие механизм "зацепления команд".
- •4. Векторные процессоры: структура аппаратных средств.
- •5. Пять основных архитектур высокопроизводительных ВС, их краткая характеристика, примеры.
- •6. SMP архитектура. Достоинства и недостатки. Область применения, примеры ВС на SMP.
- •7. MPP архитектура. История развития. Основные принципы. Концепция, архитектура и характеристики суперкомпьютера Intel Paragon.
- •8. Кластерная архитектура. Проблема масштабируемости. Примеры.
- •10. Понятие конвейера. "Жадная" стратегия. Понятие MAL в теории конвейера.
- •3. Раздел "Схемотехника ЭВМ"
- •1. Этапы проектирования комбинационных схем на примере дешифратора на 4 выхода: определение, таблица истинности, функция, логическая схема. Увеличение разрядности до 16-ти выходов.
- •2. Этапы проектирования комбинационных схем на примере мультиплексора 4-1: определение, таблица истинности, функция, логическая схема. Увеличение разрядности до 16-1.
- •3. Этапы проектирования комбинационных схем на примере схем сравнения двухразрядных слов: определение, таблица истинности, функция, логическая схема. Схема сравнения четырёхразрядных слов на элементах "Исключающее ИЛИ".
- •6. Синтез многовыходных комбинационных схем. Этапы проектирования в базисе И-НЕ.
- •7. Триггерные схемы: определение, классификация, условные графические обозначения, динамические параметры. Обобщённая структура двухступенчатого триггера, диаграмма его работы, условное графическое обозначение, динамические параметры.
- •8. Синтез двухступенчатого триггера по заданной таблице внешних переходов: таблица истинности, минимизация, схема. Построить временную диаграмму для двух переключений триггера, определить максимальные задержки переключений.
- •9. Счётчики: определение, модуль счётчика, динамические параметры. Примеры суммирующего, вычитающего и реверсивного счётчиков: схемы, временные диаграммы.
- •10. Счётчики: определение, модуль счётчика. Организация цепей переноса: схемы, динамические параметры. (CP)
- •11. Синтез синхронных счётчиков с заданным модулем на заданном типе триггера (DV, JK).
- •Б. Программное обеспечение компьютеров
- •4. Раздел "Алгоритмы и структура данных"
- •1. Понятие логических структур данных. Отображение структуры данных в памяти вектором и списком. Типы списков. Определение, основные операции; особенности их реализации.
- •2. Стек и очередь: определение, основные операции. Особенности выполнений операций при реализации стека и очереди вектором.
- •3. Стек и очередь: определение, основные операции. Особенности выполнения операций при реализации стека и очереди списком.
- •4. Просматриваемая динамическая таблица-вектор: определение, основные операции, особенности их реализации.
- •5. Просматриваемая динамическая таблица-список: определение, основные операции, особенности их реализации.
- •6. Упорядоченная таблица-вектор: определение, основные операции, особенности их реализации.
- •7. Таблица произвольного доступа: определение, основные операции, отображение в памяти. Функция рандомизации, её назначение.
- •9. Перемешанная таблица, использующая перемешивание сложением: определение, основные операции, особенности их реализации.
- •10. Перемешанная таблица, использующая перемешивание сцеплением: определение, основные операции, особенности их реализации.
- •5. Раздел "Базы данных"
- •1. Системы с базами данных. Понятие системы управления базами данных СУБД. Функции СУБД.
- •2. Понятие независимости от данных. Трёхуровневая архитектура ANSI-SPARC. Сравнительная характеристика уровней.
- •3. Модель данных. Назначение моделей данных. Компоненты моделей данных. Классификация моделей данных.
- •5. База данных реляционного типа. Основные понятия и структура реляционной модели. Реляционные языки. Основные правила целостности реляционной модели.
- •6. Реляционная алгебра. Основные операции реляционной алгебры.
- •7. Язык SQL. Операторы определения и манипулирования данными. Выборка данных из таблиц.
- •8. Модель данных "сущность-связь". Основные концепции и способы их представления на диаграммах. Современные методологии построения моделей "сущность-связь".
- •9. Нормализация отношений. Цель нормализации. Приведение к нормальным формам.
- •10. Жизненный цикл приложения баз данных. Основные фазы проектирования базы данных.
- •6. Раздел "Операционные системы"
- •1. Файловые системы современных операционных систем. Интерфейс пользователя для работы с файловой системой.
- •2. Принцип защиты данных в операционных системах. Управление правами доступа к файлам.
- •3. Способы группирования команд в операционных системах. Командные файлы. Программные каналы, конвейеры команд.
- •4. Обзор возможностей командных процессоров (оболочек) операционных систем.
- •5. Принципы организации многозадачного режима в операционных системах.
- •6. Коммуникационные средства многопользовательских операционных систем.
- •7. Генерация, конфигурирование, настройка операционной системы на потребности конкретного пользователя.
- •8. Средства и способы обеспечения многопользовательского режима в операционных системах.
- •9. Понятие процесса. Управление процессами в операционной системе UNIX.
- •10. Понятие программного канала. Средства управления программными каналами.

Система команд - безадресная, с использованием вычислительного стека из регистров АВС. Длина большинства команд 1 байт. Используется прямая и косвенная адресация операндов.
Пример: выполнение (a+b)x d
В этом случае для правильного выполнения программа должна быть записана в виде обратной польской записи.
Пример безадресной команды: команда сложения. Пример: изменение флага
7. Схема выполнения машинной двухадресной команды типа "Регистр-память" на однопроцессорном компьютере.
Считаем, что исходная команда хранятся в оперативной памяти (должна быть считана), а исходные данные - в одном из регистров РОН (регистров общего назначения) и памяти. Рассматриваем двухадресные команды типа регистр-память (первый операнд + результат - в памяти, а второй операнд - в одном из регистров РОН).
Цикл выполнения машинной команды:
1.В счётчик команд заносится адрес первой команды программы. При нажатии кнопки "Пуск" адрес первой команды заносится в РАОП (регистр адреса оперативной памяти);
2.По данному адресу из ячейки оперативной памяти извлекается команда и записывается в регистр команд;
3.КОП (код операции) передаётся в дешифратор операции. Происходит расшифровка кода операции и БМК (блок микрокоманд) настраивается на выполнение указанной операции. Одновременно к содержимому СК (счётчика команд) прибавляется величина К (+К) - длина команды в байтах, и тем самым формируется адрес следующей команды;
4.В зависимости от режима адресации, первый адрес команды передаётся в блок формирования исполнительного адреса (БИФА) при прямой адресации; или в РА-РОН (регистр адреса - регистра общего назначения), где из указанного регистра извлекается базовый адрес, который передаётся в БФИА (блок формирования исполнительного адреса);
5.Сформированный исполнительный адрес передаётся в РАОП (регистр адреса оперативной памяти);
6.Из ячейки ОП (оперативной памяти), определяемой этим адресом, извлекается первый операнд, который записывается в буферный регистр 1 АЛУ;
7.Второй операнд из одного из РОН (регистров общего назначения) переписывается в буферный регистр 2 АЛУ.

8.Происходит выполнение операции в АЛУ. Результаты-признаки помещаются в регистр результата и признаков (РР и РП);
9.Происходит запись результата в ОП (оперативную память) по второму исполнительному адресу, который уже находится в РАОП (регистр адреса оперативной памяти), а признаки записываются в регистр признаков (РП). При этом выполнении заданной команды заканчивается, но всё готово, чтобы начать выполнение следующей команды. Для этого из счётчика команд адрес передаётся в РАОП (регистр адреса оперативной памяти) и всё повторяется;
8. Схема выполнения машинной двухадресной команды типа "Регистр-регистр" на однопроцессорном компьютере.
Считаем, что программа хранится в оперативной памяти, а исходные данные в РОН (регистрах общего назначения). Рассматриваем двухадресные команды типа регистррегистр (исходные данные + результат - всё в РОН).
Цикл выполнения машинной команды:
1.В счётчик команд заносится адрес первой команды п рограммы. При нажатии кнопки "Пуск" адрес первой команды заносится в РАОП (регистр адреса оперативной памяти);

2.По данному адресу из ячейки оперативной памяти извлекается команда и записывается в регистр команд;
3.КОП (код операции) передаётся в дешифратор операции. Происходит расшифровка кода операции и БМК (блок микрокоманд) настраивается на выполнение указанной операции. Одновременно к содержимому СК (счётчика команд) прибавляется величина К (+К) - длина команды в байтах, и тем самым формируется адрес следующей команды;
4.Первый и второй операнды из РОН записываются в буферные регистры 1 и 2 АЛУ;
5.Происходит выполнение операции в АЛУ. Результаты-признаки помещаются в регистр результата и признаков (РР и РП);
6.Происходит запись результата в указанный регистр РОН (регистр общего назначения), а признаки записываются в регистр признаков (РП). При этом выполнении заданной команды заканчивается, но всё готово, чтобы начать выполнение следующей команды.
9. Схема выполнения машинной двухадресной команды |
типа "Память-память" на однопроцессорном компьютере. |
(ОТК, лекция 15.12.2003) |
Считаем, что программа и исходные данные хранятся в оперативной памяти (а не в РОН). |
Рассматриваем двухадресные команды типа память-память (исходные данные + |
результат - всё в памяти, а не в РОН, например). |
Цикл выполнения машинной команды: |
1.В счётчик команд заносится адрес первой команды программы. При нажатии
кнопки "Пуск" адрес первой команды заносится в РАОП ( |
регистр адреса |
оперативной памяти); |
|
2.По данному адресу из ячейки оперативной памяти извлекается команда и записывается в регистр команд;
3.КОП (код операции) передаётся в дешифратор операции. Происходит расшифровка кода операции и БМК (блок микрокоманд) настраивается на выполнение указанной операции. Одновременно к содержимому СК (счётчика команд) прибавляется величина К (+К) - длина команды в байтах, и тем самым формируется адрес следующей команды;
4.В зависимости от режима адресации, первый адрес команды передаётся в блок формирования исполнительного адреса (БИФА) при прямой адресации; или в РАРОН (регистр адреса - регистра общего назначения), где из указанного регистра извлекается базовый адрес, который передаётся в БФИА (блок формирования исполнительного адреса);
5.Сформированный исполнительный адрес передаётся в РАОП (регистр адреса оперативной памяти);
6.Из ячейки ОП (оперативной памяти), определяемой этим адресом, извлекается первый операнд, который записывается в буферный регистр 1 АЛУ;
7.Формируется исполнительный адрес второго операнда (как в пункте 4);
8.Сформированный исполнительный адрес второго операнда пересылается в РАОП (регистр адреса оперативной памяти);
9.Из ячейки ОП (оперативной памяти) по этому адресу извлекается второй операнд и записывается в буферный регистр 2 АЛУ.
10.Происходит выполнение операции в АЛУ. Результаты-признаки помещаются в регистр результата и признаков (РР и РП);
11.Происходит запись результата в ОП (оперативную память) по второму исполнительному адресу, который уже находится в РАОП (регистр адреса оперативной памяти), а признаки записываются в регистр признаков (РП). При этом выполнении заданной команды заканчивается, но всё готово, чтобы начать выполнение следующей команды. Для этого из счётчика команд адрес передаётся в РАОП (регистр адреса оперативной памяти) и всё повторяется;
Этот цикл выполнения машинной команды верен только для однопроцессорной машины - в многопроцессорной системе другие циклы ветвления команда.

10. Схема выполнения машинной команды условного |
перехода на однопроцессорном компьютере. |
Когда встречается команда условного или безусловного переходов.
В этом случае расшифровывается команда, в коде операции которой указывается условный или безусловный переход. Её условия перехода сравниваются с признаками, поступающими в БМК (блок микрокоманд) из РП (? - регистра признаков). Если условия перехода выполняется, то осуществляется переход по адресу перехода, который формируется в БФИА (блок формирования исполнительного адреса). Для этого с выхода БФИА (блок формирования исполнительного адреса) передаётся в СК (счётчик команд). Если условие перехода не выполняется, то осуществляется переход к следующей команде.
Считаем, что программа хранятся в оперативной памяти. Рассматриваем одноадресную команду.
Цикл выполнения машинной команды:
1.В счётчик команд заносится адрес первой команды программы. При нажатии
кнопки "Пуск" адрес первой команды заносится в РАОП ( |
регистр адреса |
оперативной памяти); |
|
2.По данному адресу из ячейки оперативной памяти извлекается команда и записывается в регистр команд;
3.КОП (код операции) передаётся в дешифратор операции. Происходит расшифровка кода операции и БМК (блок микрокоманд) настраивается на выполнение указанной операции. В данном случае расшифровывается команда, в коде операции которой