Замечание

Реальная интерпретация приведенных выше описаний системы булевых функций на VHDL в аппаратной среде может существенно отличаться от схемного варианта, приведенного на рис. 2.6. Компиляторы САПР проводят автоматическую оптимизацию схемы независимо от формы ее задания. В данном случае при реализации в ПЛИС функции F1, F2 и F3 независимо от используемых операторов будут реализованы на полутора конфигурируемых логических блоках.

Роль основного логического элемента в ПЛИС играет логическая таблица (ЛТ) или look-up table (LUT), представляющая собой однобитное ОЗУ на 16 ячеек. Если в ЛТ по адресу G3,G2,G1,G0 записана единица, то код адреса представляет собой конституенту единицы заданной четырехвходовой логической функции. Например, если по адресу 1,1,1,1 записана единица, а по остальным адресам — ноль, то ЛТ реализует четырехвходовую функцию И. На рис. 2.7 показан пример кодирования функции «Исключающее ИЛИ» на четыре входа.

Рис. 2.7. Пример кодирования функции «Исключающее ИЛИ» на четыре входа

ПОДГОТОВКА К ВЫПОЛНЕНИЮ РАБОТЫ

1.Изучить описание лабораторной работы.

2.Выполнить синтез многовыходной комбинационной схемы для трех переключательных функций F1, F2, F3 на элементах И- НЕ.

49

3. Создать описание комбинационной схемы для трех переключательных функций F1, F2, F3 на VHDL в соответствии с условиями варианта.

ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ

1.Выполнить ввод спроектированной схемы в редакторе схем системы Xilinx Foundation.

2.Для облегчения отладки схемы подсоединить к её входам двоичный счетчик CB4CE (рис. 2.8).

3. Выполнить функциональное моделирование схемы

(см. рис. 2.8).

Рис. 2.8. Схема эксперимента

4. Выполнить ввод и отладку описания комбинационной схемы на VHDL в том же проекте, где был реализован схемный вариант.

50

5.Выполнить подготовку и размещение двух вариантов схемы на кристалле, подсоединив к входам и выходам макроэлементы стенда (рис. 2.9).

6.Выполнить временное моделирование и измерение задержек переключения двух вариантов комбинационной схемы.

7.Выполнить загрузку проекта в ПЛИС стенда и произвести отладку схем на макете.

8.Продемонстрировать преподавателю работу отлаженной схемы на макете и на экране виртуального осциллографа.

9.Измерить задержки переключения комбинационной схемы.

10.Сдать преподавателю оформленный отчет в конце занятия.

ОТЧЕТ ПО РАБОТЕ

Отчет должен содержать:

1)исходные данные варианта задания;

2)синтез многовыходной комбинационной схемы;

3)описание комбинационной схемы на VHDL;

4)результаты экспериментальных исследований.

51