1. Этапы проектирования комбинационных схем на примере дешифратора на 4 выхода: определение, таблица истинности, функция, логическая схема. Увеличение размерности до 16 выходов.

Задача: Реализовать функцию F1(X2,X1,X0)=Ʃ(0,1,4,6,7) на дешифраторе.

Дешифратором (или декодером (decoder)) называют кодирующее устройство, преобразующее двоичный код в унитарный код логических единиц. Унитарным кодом называется двоичный код, содержащий только одну единицу, например, 01000, или его называют кодом «1 из N».

Дешифратор – это комбинационная схема, имеющая K адресных (селективных) входов и N выходов. Двоичный код, поданный на адресные входы K, определяет номер активного выхода, на котором устанавливается единица. На всех остальных выходах устанавливаются нули. Кроме того, для расширения функциональных возможностей дешифраторы могут иметь входы разрешения Е. Данные входы используются для наращивания дешифраторов, синхронизации их работы с работой других узлов. Если между числом выходов N и числом адресных входов K действует соотношение N=2^K, то такой дешифратор называют полным. Если N<2^K, то дешифратор называют неполным.

Условное графическое обозначение дешифратора и таблица истинности для двухвходового дешифратора D2_4Е приведены на рис. 10 (при K=2 и N=4).

Когда разрешающий вход Е=1, то дешифратор D2_4Е устанавливает единицу только на одном выходе в зависимости от состояния управляющих (адресных) входов A1,А0. При Е=0 состояние

всех выходов равно «0». Из таблицы истинности дешифратора D2_4Е видно, что сигнал

на каждом выходе формируется только при одном входном наборе и может быть описан следующими функциями:

D0 = E∙¬A1∙¬A0; D1 = E∙¬A1∙A0;

D2 = E∙A1∙¬A0; D3 = E∙A1∙A0.

Реализация дешифратора D2_4Е приведена на рис. 11. Данный дешифратор содержит четыре трёхвходовых элемента И. Структура данного дешифратора является наиболее простой и называется линейной.

Увеличение разрядности дешифраторов

Разрядность дешифраторов можно увеличивать построением следующих структур:

- линейной; - пирамидальной; - матричной. - каскадной.

В каскадной структуре для построения дешифраторов большой разрядности используются функционально законченные дешифраторы меньшей разрядности и с входом разрешения Е. Количество дешифраторов в каждом каскаде равно количеству выходов предыдущего каскада. В каждом каскаде активным будет только один выход, который разрешает работу одному дешифратору следующего каскада. В каждом каскаде одноимённые адресные входы объединены между собой. Старшие разряды адреса поступают на первый каскад, а младшие разряды на последний выходной каскад. На рис. 16 приведена двухкаскадная структура для дешифратора D4_16, реализованный на пяти дешифраторах D2_4Е.

A3	A2	A1	A0	Q
0	0	0	0	0
0	0	0	1	1
0	0	1	0	2
0	0	1	1	3
0	1	0	0	4
0	1	0	1	5
0	1	1	0	6
0	1	1	1	7
1	0	0	0	8
1	0	0	1	9
1	0	1	0	10
1	0	1	1	11
1	1	0	0	12
1	1	0	1	13
1	1	1	0	14
1	1	1	1	15

Реализация функций на дешифраторах

Дешифраторы можно использовать для генерации произвольных логических функций. На выходах дешифратора вырабатываются все N элементарных конъюктивных термов, которые можно составить из данного числа аргументов K, поступающих на адресные входы. Логическая функция в СДНФ может быть реализована как дизъюнкция некоторого числа таких термов. Подключая к входам схемы ИЛИ нужные термы, можно получить любую функцию для данного числа аргументов.

Таблица истинности для требуемой функции