
- •1. Общие положения
- •Характеристики универсальных микропроцессоров:
- •Организация внутренней памяти данных (озу) Преимущества разделения на банки:
- •Память программ
- •3. Аппаратные и программные средства микроконтроллера для обработки битовой информации
- •Сброс флагов запросов прерывания
- •5. Блок таймеров/счетчиков: назначение, структура, режимы работы, применение.
- •Режимы работы таймер/счетчик
- •6. Организация последовательного ввода/вывода в микроконтроллере.
- •7.Включение микроконтроллера в систему управления.
- •0, 1
- •3. Универсальные микропроцессоры
- •Основные функциональные регистры
- •Основные функциональные регистры -Сегментные регистры
- •Типы логического адресного пространства
- •Формирование линейного адреса
- •Формат селектора
- •Формат дескриптора
- •Обращение к глобальной таблице дескрипторов
- •Обращение к локальной таблице дескрипторов
- •Двухэтапное преобразование
- •Формат элемента ктс (таблицы страниц)
- •Структура tlb
- •Механизм замещения строк (lru)
- •Средства защиты должны предотвращать:
- •Обращение к более привилегированным программам через шлюз вызова
- •Структура дескриптора шлюза вызова
- •Для аппаратной поддержки многозадачности используется:
- •Содержимое tss:
- •Дополнительная часть tss:
- •Структура команды межсегментной передачи управления
- •Структура байта доступа в дескрипторе tss
- •Типы кэш памяти
- •Пример:
- •Порядок обработки прерываний
- •Рефлекторные действия процессора
- •Пример (для рефлекторного мк):
- •Типы прерываний
- •Определение адреса обработчика прерываний
- •Шлюзы ловушки и прерывания
- •Шлюз задачи
- •Регистр типов
- •Пример:
- •Время выполнения n-команд
- •Конфликты:
- •Структурные конфликты
- •Причины:
- •Пути решения для Запоминающих Устройств (зу):
- •Традиционные методы
- •Ограничения:
- •Ограничения:
- •Современные направления
- •Достоинства данного подхода:
- •Недостатки:
- •4. Структура и особенности функционирования современных микропроцессоров
- •5. Мультимикропроцессорные системы
- •6. Разработка и отладка микропроцессорных систем
- •7. Процессоры цифровой обработки сигналов
- •8. Оценка производительности микропроцессоров
Регистр типов
При
инициализации в регистр типов заносится
константа.
№ IRQ– номер прерывания (3 бита), принятого к обслуживанию.
Для компьютера:
Для ведущего контроллера CONST=08h
Для ведомого контроллера CONST=70h
Каскадное включение КПП
Рисунок 7 – Каскадное включение КПП
Максимум 64 прерывания (от 0 до 7 (8 контроллеров по 8 прерываний), т.к. МК в двух состояниях).
Приоритеты в КПП: 0-1-8-9-10-11-12-13-14-15-3-4-5-6-7
Использование входов IRQ в стандартной конфигурации компьютера
IRQ N, где:
0 – таймер;
1 – клавиатура;
2 – ведомый;
3 – COM2;
4 – COM1;
…
14 – НЖМД;
9, 10, 11, 15 – резерв.
4. Структура и особенности функционирования современных микропроцессоров
Организация конвейерной обработки информации в МП: структура классического конвейера, оценка производительности МП при конвейерной обработке.
Конвейерная организация работы процессора
Конвейерный принципподразумевает, что в каждый момент времени процессор работает над отдельными стадиями выполнения различных команд, причём на выполнение каждой стадии выделяются отдельные аппаратные ресурсы. По очередному тактовому сигналу команда в конвейере продвигается на следующую стадию обработки. Выполненные команды покидают конвейер, а новые команды, поступают в него.
Стадии классического конвейера:
IF – считывание команды
ID – декодирование команды
OR – считывание операндов
EX – выполнение
WB – запись результата
Такт / Команды |
1 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
9 |
i |
IF |
ID |
OR |
EX |
WB |
|
|
|
|
i+1 |
|
IF |
ID |
OR |
EX |
WB |
|
|
|
i+2 |
|
|
IF |
ID |
OR |
EX |
WB |
|
|
i+3 |
|
|
|
IF |
ID |
OR |
EX |
WB |
|
i+4 |
|
|
|
|
IF |
ID |
OR |
EX |
WB |
Плюс: Результат следующей команды появляется в следующем такте, т.е. внешне, следующая команда появляется в следующем такте.
Длина такта:
–время передачи
данных между ступенями (IF, ID, OR, EX, WB)
Пример:
tIF
= 20; tID
= 15; tOR
= 20; tEX
= 25; tWB
=20; =
5
Значит:
.
Время выполнения последней команды в
конвейере равно сумме всех операций
конвейера (100).
Время выполнения n-команд
n |
При последовательной обработке |
При конвейерной обработке |
1 |
100 |
150 |
2 |
200 |
180 |
10 |
1000 |
150+(10-1)·30=420 |
|
|
количество стадий |
n– команд изnмашинных тактов (если 1 => не учитываем) (При идеальном конвейере.)
Существенный выигрыш в конвейерной обработке достигается при выполнении большого числа команд без перезагрузки конвейера.
Конфликты в конвейере. Влияние конфликтов на производительность процессора. Типы конфликтов и способы минимизации их влияния на производительность микропроцессора.
Конфликты – ситуации конвейерной обработки, которые препятствуют выполнению очередной команды в предназначенный для неё такт.