5 Билет.

1.Одноразрядный сумматор, его условное графическое обозначение и его применение.

(ОС) имеют три входа и обеспечи­вают сложение разрядов слагаемы a_i и b_i с переносом из преды­дущего разряда p_i-1. В каждом из разрядов производятся однотипные действий: определяется цифра суммы путем сложения по модулю 2 цифр слагаемых и поступающего в данный разряд переноса и формируется перенос, передаваемый в следующий разряд. Эти действия реализуются одноразрядным двоичным сумматором. Символическое изображение такого сумматора показано на рис. 9.61.а. Он имеет три входа для подачи цифр разрядов слагаемых  ,  и переноса  на выходах формируются сумма  и перенос  , предназначенный для передачи в следующий разряд. рис 9.61

В одноразрядном сумматоре могут предусматриваться входы для подачи как прямых  ,  ,  , так и инверсных значений  ,  ,  входных переменных, а также выходы, на которых формируются инверсные значения выходных переменных. Логические выражения для выходных величин  и  в базисе И-ИЛИ-НЕ: ;

2.Виды динамических запоминающих устройств.

Память компьютера – совокупность устройств для хранения информации. Память: внутренняя (оперативная, постоянная и кэш-память)и внешняя (жесткие диски, гибкие диски, сд и двд диски, магнитные ленты).

Поскольку в любой момент времени доступ может осуществляться к произвольно выбранной ячейке, то этот вид памяти также называют памятью с произвольной выборкой - RAM (Random Access Memory).

RAM: статическая (SRAM - Static RAM) и динамическая (DRAM - Dynamic RAM). В динамической памяти ячейки построены на основе областей с накоплением зарядов, занимающих гораздо меньшую площадь, нежели триггеры, и практически не потребляющих энергии при хранении. При записи бита в такую ячейку в ней формируется электрический заряд, который сохраняется в течение нескольких миллисекунд; для постоянного сохранения заряда ячейки необходимо регенерировать – перезаписывать содержимое для восстановления зарядов. Ячейки динамической памяти имеют большее время срабатывания (десятки-сотни наносекунд), но большую удельную плотность (порядка десятков Мбит на корпус) и меньшее энергопотребление. Динамическая память используется в качестве основной. Памяти называют также асинхронными - потому, что установка адреса, подача управляющих сигналов и чтение-запись данных могут выполняться в произвольные моменты времени. Существуют также синхронные виды памяти, получающие внешний синхросигнал, к импульсам которого жестко привязаны моменты подачи адресов и обмена данными; помимо экономии времени на охранных интервалах, они позволяют более полно использовать внутреннюю конвейеризацию и блочный доступ.

6. билет.

1.Шифраторы, условные графические обозначения и применения.

Шифратор — это комбинационное устройство, преобразующее десятичные числа в двоичную систему счисления. Шифратор иногда называют «кодером» (от англ. coder) и используют, например, для перевода десятичных чисел,набранных на клавиатуре кнопочного пульта управления, в двоичные числа. Если количество входов настолько велико, что в шифраторе используются все возможные комбинации сигналов на выходе, то такой шифратор называется полным, если не все, то неполным. Число входов и выходов в полном шифраторе связано соотношением n=2^m, где n — число входов, m — число выходов. Наибольшее применение он находит в устройствах ввода информации (пультах управления) для преобразования десятичных чисел в двоичную систему счисления.

В телемеханике широко применяются шифраторы, преобразующие код CN1 в двоичный, троичный ... десятичный, в код на одно сочетание Cnm (с произвольными n и m) и другие, а также дешифраторы, осуществляющие обратные преобразования.Шифраторы используются гораздо реже, чем дешифраторы.

2.АЦП работающий на основе кодирования по разрядности.

Структурная схема АЦП поразрядного кодирования показа­на на рис.3.10. В схему входит ЦАП, формирующий под действием кода регистра последовательного приближения эталон­ный сигнал Uэ. Процесс уравновешения Uвхи Uэ происходит последовательно путем сравнения этих напряжений. Сравнение начинается со старшего разряда. При этом регистр старшего разряда устанавливается в состояние лог.1, а остальные - в состояние лог.0. На выходе ЦАП появляется напряжение Uэb, соответствующее старшему разряду входного кода в ЦАП. Это напряжение сравнивается с Uвх. В зависимости от результата этого сравнения формируется окончательное значение старшего разряда кода регистра (выходного кода АЦП).

Если Uэb>Uвх, то в старшем разряде ставится 0 и далее производится сравнение Uвх с напряжением Uэ(b-l), соответствующим следующему разряду b–1 . Если Uэb<Uвх, то в старшем разряде выходного кода ставится 1 и в дальнейшем производится сравнение разности Uвх–Uэb  с вели­чиной Uэ(b-1). Далее процесс преобразования идет аналогично. В результате преобразования напряжение Uвх уравновешивается суммой напряжений, снимаемых с ЦАП:

где а1 – коэффициенты 1 и 0 в разрядах выходного кода, сни­маемого с регистра;

      Uэi – напряжение ЦАП, соответствующее i-му разряду.

 

Рис. 3.10. Структурная схема АЦП поразрядного кодирования

 

В  рассмотренном  ЦАП  время  преобразования  постоянно и определяется, в основном, числом разрядов и тактовой частотой   fт.

Погрешность   преобразования   зависит  от   ошибок   ЦАП   ичув­ствительности    компаратора.