ответы на тесты, билеты / ответы на кр. часть 1 / Лек

Лекция 1 (Кустарев П.В.)

1. Перечислите основные (ключевые) подсистемы ЭВМ.

ЦП – центральный процессор – центральный блок ЭВМ реализующий обработку данных

ПУ – периферийные устройства

КВВ – контроллер ввода-вывода

КИ – коммуникационные интерфейсы

БУС – блок управления системой (ПС – подсистема синхронизации, Гн – генератор, подключённый к ПС, СС – система сброса, Supervisor, WDT)

ДУУС – дополнительные устройства управления системой

ДП – долговременная память

СШ – системная шина

ОП – основная память (ОП – оперативная память, ПП – постоянная память)

БП – блок питания

И всевозможные контроллеры

2. В чем состоит принцип магистрально-модульной организации ЭВМ?

Структура большинства современных микропроцессорных систем является магистрально-модульной: различные функциаонально-завершённые блоки подключены к общим магистралям (шинам), посредством которых взаимодействуют между собой, образуя единую вычислительную систему. Передача информации и синхронизирующих сигналов между различными группами функциональных блоков выполняется в режиме разделения времени, т.е. поочерёдно.

Магистраль (шина) – совокупность сигналов, соединяющих несколько функциональных блоков ЭВМ.

Шины бывают параллельные – управляющие сигналы и/или биты информации передаются по отдельным проводам одновременно, и последовательностные – сигналы и биты передаются по одним и тем же проводам, но последовательно друг за другом во времени.

Наиболее типичной является трёхшинная архитектура микропроцессорных систем с шинами адреса (ША или AB (Address Bus)), данных (ШД или DB (Data Bus)) и шиной управления (IE или CB (Control Bus)).

3. Что такое вычислительное ядро ЭВМ, какие компоненты его составляют.

Вычислительное ядро (то оборудование и программные средства, которые непосредственно участвуют в решении заданной задачи).

К ядру относятся те элементы, которые непосредственно выполняют вычислительную работу. Поскольку в оперативной памяти обычно хранятся данные, непосредственно использующиеся в вычислительном процессе, этот элемент вычислительной системы («ОП» на рис. 2) однозначно можно отнести к ее ядру. Также к ядру ВС бесспорно относятся центральные процессоры, т.к. они производят основные вычисления. Кроме того, к ядру относятся те элементы ВС, которые обеспечивают взаимосвязь процессора и оперативной памяти (кэш-память), специальные процессоры (математический сопроцессор), специализированные блоки, отвечающие за синхронизацию, диспетчеризацию, обеспечивающие безопасность рабочих блоков.

4. Укажите назначение и приведите блок-схему подключения системного супервизора.

Системный супервизор – электронная схема, которая с помощью специальных встроенных компьютерных датчиков, контролируют наличие напряжения на линиях электропитания, наличие перегрева, стабильность частоты синхросигнала, контролирует возникновение ошибок при передаче данных по шинам, контролирует наличие внешнего напряжения электропитания и другие параметры системы.

При возникновении внештатных ситуаций супервизор может рестартовать систему, отключить систему или выдать (записать в журнал) сообщение.

Этот аппаратный блок не зависит от ЦП и работает, если система «ляжет».

5. Укажите назначение, опишите принцип работы и приведите блок-схему подключения сторожевого таймера (WatchDogTimer).

WDT – специальное аппаратное устройство, предназначенное для обнаружения программных сбоев и по возможности их исправления.

Представляет собой цифровой двоичный счётчик, тактируемый от независимого генератора, после переполнения счетчика вырабатывается специальный сигнал, который может либо генерировать сброс, либо вырабатывать системное прерывание.

Чтобы сигнала тревоги не вырабатывалось, ЦП 1 раз в определённое время вырабатывает специальный сигнал сброса WDT (сигнал обнуления).

Это устройство ставится не во всех системах – потому что приходится расставлять команды для таймера. Сторожевой таймер может выноситься из системы наружу.

6. Перечислите типы блоков памяти в составе ЭВМ.

ДП – долговременная память (энергонезависимая) ВП – внешняя память.

ОП – основная память (энергозависимая):

ОП – оперативная память (ОЗУ – основное запоминающее устройство) RAM;

ПП – постоянная память (ПЗУ – постоянное запоминающее устройство) ROM.

7. Укажите назначение и приведите блок-схему подключения контроллера основной памяти.

В некоторых случаях интерфейс микросхем памяти не совпадает с интерфейсом памяти со стороны процессора, тогда используются преобразователи, которые называются контроллерами памяти. Обычно это касается ОЗУ.

Контроллер памяти:

1. Преобразует системный интерфейс процессора в интерфейс микросхем памяти используемого типа;

2. Обеспечивает раздельное подключение различных по быстродействию микросхем ОЗУ и для ПЗУ;

3. Обеспечивает специальные операции управления памятью вне циклов достпа процессора и без его участия, в том числе, регенерацию динамического ОЗУ, циклы записи FLASH – памяти и т.п.

4. Либо встраиваются в микропроцессор, либо реализуются в дополнительных микросхемах системной логики (chipset).

8. Перечислите функции и приведите блок-схему подключения контроллеров периферийных устройств.

Контроллерами ввода-вывода будем называть устройства (или обособленные сложные блоки устройств), не способные самостоятельно избирать команды и для осуществления своих функций требующие управления извне. Простым примером такого устройства может быть контроллер последовательного канала.

Контроллеры в/в (контроллеры периферийных устройств, КВВ) делятся на:

1.Устройства сопряжения стандартного интерфейса ВС с интерфейсом ВУ (функция преобразования), которые называются адаптерами;

2.Локальные устройства управления конечным оборудованием ВУ (функция управления).

9. Укажите назначение часов реального времени (RTC), какие типы интерфейсов (шин) используются для подключения RTC.

Часы реального времени (Real-time clock, RTC) - это часы ЭВМ (наиболее часто выполненные в виде интегральной схемы), которые обеспечивают течение реального времени.

Назначение:

Хотя поддержка времени может быть выполнена и без RTC, его использование дает следующие преимущества:

- Низкое энергопотребление (особенно важно при работает от резервного источника питания)

- Освобождает основную систему для решения задач критичных ко времени выполнения (Frees the main system for time-critical tasks)

- Иногда отсчет времени более точен, чем при использовании других методов

Для подключения используются:

1. Последовательный интерфейс

   1. I²C,

   2. 3-wire,

   3. SPI.

2. Параллельный интерфейс;

   1. с мультиплексированной шиной «адрес/данные»,

   2. с разделенными шинами адреса и данных.

3. Однопроводный интерфейс 1-wire;

Лекция 2 (Попов Р.И.)

1. Поясните разницу между уровнями представления цифровой аппаратуры: уровнем вентилей (gate) и уровнем регистровых пересылок (RTL).

RTL (Register Transfer Level) – уровень регистровых пересылок являющийся способом описания синхронных цифровых схем. В рамках RTL цифровая схема представляется в терминах потоков сигналов (или данных) между регистрами и логических операций над этими сигналами. RTL используется для высокоуровневого представления цифровых схем в языках описания аппаратуры (HDL), таких как Verilog илиVHDL. Синхронные цифровые схемы совмещают в себе два типа элементов: комбинационные логические элементы или вентили (инверторы, схемы И, ИЛИ, ИЛИ-НЕ, И-НЕ и т.п.) и регистры. Регистры (обычно D-триггеры), синхронизируют операции по фронту сигнала и являются единственными элементами памяти цифровой схемы. Комбинационные логические схемы выполняют все логические функции и состоят из логических вентилей. При создании цифровой схемы с помощью RTL, описываются логические операции над регистрами. Регистры представляются примерно так-же как в языке C описываются обычные переменные.

На логическом уровне, иначе называемом вентильным (gate level), преобразуют RTL-спецификации в схемы вентильного уровня

2. В каких единицах измеряется время в RTL-моделях?

В тактах

3. Дайте определение синхронных схем.

Синхронными называются последовательностные схемы, содержащие комбинационные схемы и элементы памяти с управлением фронтом общего тактового сигнала, называются синхронными,

4. Поясните различия между синхронными и асинхронными последовательностными схемами.

В синхронных схемах каждый фронт тактового сигнала теоретически приходит на все элементы памяти одновременно (синхронно). Все прочие схемы называются асинхронными.

5. Назовите основные недостатки синхронных схем.

-Высокое энергопотребление

-Период тактового сигнала ограничен самой медленной операцией из тех, которые должны быть выполнены за один такт.

-Высокий уровень создаваемых электромагнитных помех

6. Перечислите основные параметры тактового сигнала.

-период/частота

-коэффициент заполнения(единица, обратная скважности)

-скорость нарастания фронта

-сдвиг фазы

-дрожание фазы

7. На временной диаграмме проиллюстрируйте временные параметры D-триггера: время предустановки и удержания сигнала, задержку сигнала.

8. Поясните причину возникновения сдвига фазы тактового сигнала (clock skew).

9. Приведите численные соотношения, выражающие критерии работоспособности синхронной схемы.

10. Поясните понятие метастабильного состояния. В каких случаях цифровая схема может попасть в метастабильное состояние?

Состояние метастабильности триггера подобно неустойчивому состоянию шарика, находящегося на вершине конического холма. Такая ситуация иллюстрируется рисунком 1. Обычно триггер не может долго находиться в состоянии метастабильности и быстро возвращается в одно из стабильных состояний. Время нахождения в метастабильном состоянии зависит от уровня шумов схемы и использованной технологии изготовления микросхем.

Если синхросигнал попадёт точно на момент перехода входным сигналом порогового уровня, то триггер на некоторое время может попасть в неустойчивое метастабильное состояние, при котором напряжение на его выходе будет находиться между уровнем логического нуля и логической единицы. Это может привести к нарушению правильной работы цифрового устройства.

11. Приведите схему, обеспечивающую защиту от метастабильности.

12. Назовите основные источники асинхронных сигналов.

-Внешние сигналы(периферийные интерфейсы, HMI)

-Домены синхронизации – части одной схемы, тактируемые от разных тактовых сигналов

13. Даны параметры синхронной схемы: параметры элементов памяти: Tco = 1нс, Tsu = 2 нс, Th = 1 нс, задержка в КС (max) Tc = 5 нс, задержка в проводах Ti = 3 нс. Определить максимально допустимую частоту работы схемы.

Tsum = Tco + Tsu + Tc + Ti = 11 нс

F = 1/Tsum = 91 МГц

14. Даны параметры синхронной схемы: параметры элементов памяти: Tco = 500пс, Tsu = 1 нс, Th = 1 нс, задержка в КС (min) Tc = 3 нс, задержка в проводах Ti = 2 нс. Частота работы схемы Tclk = 100Мгц. Определить предельно допустимый сдвиг фазы тактового сигнала.

Tclk + Tskew >= Tco +Tc + Ti + Tsu

Tco +Tc + Ti + Tsu = 6,5 нс

Tclk = 1/100 = 10 нс

Tskew >= -3,5 нс

Tskew < 0, если тактовый сигнал раньше приходит на регистр-приемник данных

15. Дана синхронная схема:

Задержка в вентилях 2 нс. Задержка в проводах 0. Tco = 500пс, Tsu = 1 нс, Th = 1 нс. Определить максимально допустимую частоту работы схемы.

Tsum = 2*Tgate + Tsu + Tco =6.5 нс

F = 1/Tsum = 154 МГц

Или если учесть триггер тогда Tgateнадо умножать на 4