Арифметические схемы

Рассмотрим комбинаторные схемы на СИС, которые используются для выполнения арифметических операций.

Схемы сдвига

Арифметическая схема сдвига, содержащая 8 входов и 8 выходов, имеет вид:

Восемь входных бит по­даются на линии D₀, D₁, …, D₇.

Выходные данные, которые представляют собой вход­ные данные, сдвинутые на 1 бит, поступают на линии S₀, S₀,…, S₇.

Линия управле­ния С определяет направление сдвига: 0 — влево, 1 — вправо.

Рассмотрим пары вентилей И (кро­ме крайних).

Если С = 1, правый член каждой пары включается, пропуская че­рез себя соответствующий бит. Так как правый вентиль И соединен с входом вентиля ИЛИ, который расположен справа от этого вентиля И, происходит сдвиг вправо.

Если С = 0, включается левый вентиль И из пары, и тогда проис­ходит сдвиг влево.

Сумматоры

Схема выполнения операций сложения является существенной частью любого процессора. Таблица истинности для функции сложения одноразрядных целых имеет вид:

Ф

A	B	Сумма	Перенос
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

ункция имеет две выходные переменные: сумма вход­ных переменных А и В и перенос на следующую (левую) позицию. Схема для вычисления бита суммы и бита переноса, обычно называемая полусумматор ом, показана на рисунке

Полусумматор подходит для сложения битов младших разрядов двух много­битовых слов.

A	B	Вход перенос	Сумма	Выход перенос
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Однако он не годится для сложения битов в середине слова, пото­му что не может учитывать перенос, возникающий после суммирования битов справа.. Поэтому необходим пол­ный сумматор, имеющий следующую таблицу истинности:

Полный сумматор состоит из двух полусумматоров:

Сумма равна 1, если нечетное число перемен­ных А, В и вход переноса принимает значение 1 (то есть, если единице равна или одна из переменных, или все три).

Выход переноса принимает значение 1, если либо А и В одновременно равны 1 (левый вход в вентиль ИЛИ), либо один из них равен 1 и вход переноса также равен 1.

Два полусумматора порождают и би­ты суммы, и биты переноса.

Чтобы построить сумматор, например, для двух 16-разрядных слов, нужно 16 раз продублировать схему, полного сумматора.

Перенос производится в левый соседний бит. Перенос в самый правый бит соединен с 0.

Такой сумма­тор называется сумматором со сквозным переносом. Прибавление 1 к числу 111...111 не осуществится до тех пор, пока перекос не пройдет весь путь от само­го правого бита к самому левому. Существуют более быстрые сумматоры, рабо­тающие без подобной задержки.

Рассмотрим пример более быстрого сумматора. Разобьем 32-разрядный сум­матор на 2 половины: младшую 16-разрядную и старшую 16-разрядную. Когда начинается сложение, старший сумматор еще не может приступить к работе, по­скольку не знает значение переноса, а узнать его он сможет, после того как завер­шится 16 суммирований в младшем сумматоре.

Для обеспечения работы такого сумматора нужно сделать следующее преобразование. Вместо одного старшего сумма­тора можно создать два старших сумматора, продублировав соответствующую часть аппаратуры. Тогда схема будет состоять из трех 16-разрядных сумматоров: одного младшего и двух старших, U_о и U₁ работающих параллельно, В качестве переноса устанавливается 0 для сумматора U₀, и 1 для сумматор U₁.

Оба старших сумматора начинают работать одновременно с нижним сумматором, но только один из ре­зультатов суммирования в двух старших сумматорах будет правильным.

После сложения 16 младших разрядов становится известно значение переноса в старший сумматор, по которому и определяется выбор U_о или U₁ для формирования правильного ответа. При подобном подходе время сложения сокращается в два раза.

Такой сумматор называется суммато­ром с выбором переноса. Для дальнейшего сокращения времени суммирования можно еще раз разбить каждый 16-разрядный сумма­тор на два 8-разрядных и т. д. Платой за увеличение производительности при таком подходе, является увеличение затрат на используемую аппаратуру.