Асинхронные шины

Хотя использовать синхронные шипы благодаря дискретным временным интер­валам достаточно удобно, здесь все же есть некоторые проблемы.

Например, ес­ли процессор и память способны закончить передачу за 3,1 цикла, они вынужде­ны продлить ее до 4,0 циклов, поскольку неполные циклы запрещены.

Еще хуже то, что если однажды был выбран определенный цикл шины и в со­ответствии с ним разработала память и карты ввода-вывода, то и будущем трудно делать технологические усовершенствования.

Например, предположим, что че­рез несколько лет после выпуска системы, изображенной на рис. 3.35, появилась новая память с временем доступа не 15, а 8 не. Это время позволяет избавиться от периода ожидания и увеличить скорость работы машины. А теперь предста­вим, что появилась память с временем доступа 4 не. При утом улучшения произ­водительности уже не будет, поскольку в данной разработке минимальное время чтения — 2 цикла.

Если синхронная шина соединяет ряд устройств, одни из которых работают быстро, а другие — медленно, шина подстраивается под самое медленное устрой­ство, а более быстрые не могут использовать свой потенциал полностью.

По этой причине были разработаны асинхронные шины, то есть шины без задающего генератора (рис. 3,36). Здесь ничего не привязывается к генератору. Когда задающее устройство устанавливает адрес, сигнал MREQ, RD или любой другой требуемый сигнал, оно выдает специальный синхронизирующий сигнал MSYN (Master SYNchronization- мастер, ведущий). Когда подчиненное устройство получает этот сигнал, оно начинает выполнять свою работу настолько быстро, насколько это возможно.

К огда работа заканчивается, подчиненное устройство пылает сигнал SSYN (Slave SYNchronization – раб, ведомый), который означает для задающего устройства, что данные доступны. Оно фиксирует их, а затем сбрасывает адресные линии вместе с сигналами MREQ, RD и MSYN.

Сброс сигнала MSYN означает для подчиненного устройства, что цикл закончен, поэтому устройство сбрасывает сигнал SSYN, и все возвращается к первоначальному состоянию, когда все сигналы сброшены.

Стрелочки на временных диаграммах асинхронных шин (а иногда и синхрон­ных шин) показывают причину и следствие какого-либо действия (см. рис. 3.36).

Установка сигнала MSYN приводит к включению информационных линий, а также к установке сигнала SSYN.

Установка сигнала SSYN, в свою очередь, вызывает отключение адресных линий, а также линий MREQ, RD и MSYN.

Наконец, сброс сигнала MSYN вызывает сброс сигнала SSYN, и на этом процесс считывания заканчивается.

Набор таких взаимообусловленных сигналов называется полным квитирова­нием. Здесь, в сущности, наблюдается 4 события:

1.Установка сигнала MSYN.

2.Установка сигнала SSYN в ответ на сигнал MSYN.

3.Сброс сигнала MSYN в ответ на сигнал SSYN,

4,Сброс сигнала SSYN в ответ на сброс сигнала MSYN.

Важно, что взаимозависимость сигналов не является синхрон­ной. Каждое событие вызывается предыдущим событием, а не импульсами гене­ратора.

Если какая-то пара устройств (задающее и подчиненное) работает мед­ленно, это никак не влияет на другую пару устройств, которая может работать гораздо быстрее.

Несмотря на очевидные преимущества асинхронной шины, большинст­во шин являются синхронными, поскольку синхронную систему построить проще, чем асинхронную. Кроме то­го, в разработку синхронных шин вложено очень много средств.