37. Умножитель-накопитель сигнального процессора. Функциональная схема. Основные операции.
Функциональная схема умножителя – аккумулятора приведена на рисунке 5.3.
Умножитель/аккумулятор обеспечивает высокоскоростное умножение, умножение с накоплением, т.е. со сложением или вычитанием результатов предыдущих операций умножения.
Умножитель имеет два входных 16-битных порта X и Y и один 32-битный выходной порт результата P. С выхода умножителя 32-битное произведение поступает на 40-битный сумматор, который прибавляет или вычитает его из содержимого регистра результата MR или непосредственно помещает текущий результат в регистр MR. Регистр MR состоит из трех регистров: двух 16-битных MR0 и MR1 и одного 8-битного MR2.
Результат работы сумматора может загружаться в регистр обратной связи MF. Регистр MF позволяет использовать биты 31-16 результата как операнд Y в следующем цикле.
Умножитель/аккумулятор, как и АЛУ, содержит второй (теневой) банк регистров.
Умножитель выполняет следующие операции:
X*Y - умножить X на Y,
MR + X*Y - умножить X на Y и добавить результат к содержимому MR,
MR - X*Y - умножить X на Y и вычесть результат из содержимого MR,
0 - очистить регистр результата MR.
Умножитель обеспечивает два стандартных режима умножения-аккумулирования: режим перемножения дробных чисел и режим перемножения целых чисел.
Умножитель позволяет осуществлять любые комбинации операндов X и Y:
умножить знаковое число на знаковое - SS,
беззнаковое на знаковое - US,
беззнаковое на беззнаковое - UU,
знаковое на беззнаковое - SU.
Рисунок 5.3. Функциональная схема умножителя - аккумулятора
В умножителе предусмотрена операция насыщения, при которой регистр MR устанавливается в максимальное положительное или минимальное отрицательное значение при переполнении.
Аккумулятор умножителя имеет возможность округлять 40-битный результат до 16-битного. Округление должно быть указано в команде в виде опции RND.
38. Сдвигатель сигнального процессора. Функциональная схема. Основные операции.
Функциональная схема устройства сдвига приведена на рисунке 6.4.
В операциях сдвига 16-разрядных двоичных чисел с фиксированной точкой устройство сдвига (SHIFTER) выполняет логические и арифметические сдвиги.
Устройство сдвига состоит из сдвигового массива и набора регистров.
Сдвиговый массив имеет размерность 16X32. Его операндом является 16-битное число, которое он может поместить в течение одного цикла процессора в любую позицию 32-битного результата, начиная от полностью сдвинутого влево и кончая полностью сдвинутым вправо.
Рисунок 6.4 – Функциональная схема устройства сдвига
Сдвиговый массив окружен набором регистров:
SI (Shifter Input) - 16- битовый регистр операнда,
SR1 и SR0 - 16-битовые регистры, в которые записывается 32-битовый результат сдвига,
Сдвигатель содержит два банка этих регистров.
Сдвиг входного операнда определяется контрольным кодом C и сигналом управления HI/LO.
Контрольный код указывает направление сдвига и количество разрядов, на которое нужно сдвинуть входное число. Положительные значения указывают на левый сдвиг (сдвиг вверх), а отрицательные - на правый сдвиг (вниз).
Сигнал управления HI/LO определяет начальную точку сдвига. В состоянии HI все сдвиги производятся относительно верхней половины выходного поля (SR1), а в состоянии LO - относительно нижней половины (SR0).