9.2 Структура координационного процессора
Структура координационного процессора СР113 показана на рисунке 2. Существуют две категории координационных процессоров: СР112 и СР103/СР113, которые охватывают весь диапазон применений EWSD. Процессор СР112 имеет производительность обработки вызовов 60 000 ВНСА и используется в телефонных станциях средней и малой емкости, а также в сельских станциях. Процессоры СР103 и СР113 используются в узлах коммутации большой емкости. СР113 является мультипроцессором и может наращиваться по ступеням. Его максимальная производительность по обработке вызовов превышает 1000000 ВНСА (число попыток установления соединения в ЧНН). В этом процессоре два или несколько идентичных процессоров работают параллельно с разделением нагрузки. Для повышения надежности используется резервный процессор.
Рисунок 11 – Структура координационного процессора СР 113
Главными функциональными узлами координационного процессора являются:
основной процессор (ВАР), предназначенный для эксплуатации и технического обслуживания, а также обработки вызовов. ВАР подключается к SN двумя потоками ИКМ 8192 Кбит/сек;
процессоры обработки вызовов (CAP), выполняющие обработку вызовов. Процессоры закрепляются за группой GP и их количество может достигать 1;
общее запоминающее устройство (CMY), содержащее общую базу данных для всех процессоров и списки ввода/вывода. Для обеспечения требуемого коэффициента готовности общее ЗУ резервировано. Общее ЗУ состоит из четырех банков памяти и двух микроЭВМ. CMY доступно каждому основному процессору и процессору обработки вызовов, а также каждому процессору ввода/вывода через его управление вводом/выводом. Каждый основной процессор (или процессор обработки вызовов) вместе с собственной внутренней памятью имеет емкость памяти 16 Мбайт (CMY) + Мбайт (LMY) = 24 Мбайта. Максимально - 72 Мбайта.
контроллер ввода/вывода (IOC);
процессоры ввода/вывода (IOР) связывают СР113 с другими составными частями системы, с внешними устройствами памяти большой емкости, центром эксплуатации и техобслуживания и вычислительным центром.
устройства ввода/вывода - терминалы, дисплей системной панели, процессор передачи данных: Устройства ввода/вывода подключаются к SN двумя цифровыми трактами ИКМ 8192 Кбит/сек.
В состав ВАР, CAP, IOC входят следующие аппаратные компоненты:
- блок выполнения программ (РЕХ);
- блок надзора за доступом (АС);
- блок надзора за циклом (СС).
В состав СР также входят:
буфер сообщений (MB), осуществляющий координацию внутреннего трафика сообщений между координационным процессором, коммутационным полем, линейными группами и управлением сетью сигнализации по общему каналу. Один MB обслуживает до 63 линейных групп. MB подключается к SN двумя линиями ИКМ со скоростью передачи 8192 Кбит/сек. В состав буфера сообщений входят два типа блоков MB (MBU):
- блок буфера сообщений для LTG - MBU:LTG;
- блок буфера сообщений для управления коммутационными группами (звеньями) - MBU:SGC;
центральный генератор тактовых и синхроимпульсов (CCG), который используется для синхронизации генераторов тактовых импульсов отдельных устройств станции и, при необходимости, сети. Стабильность генератора – 10-9.
панель системы (SYP), предназначенная для вывода внутрисистемных аварийных сигналов, рекомендаций и загрузки СР, а также обеспечивает непрерывный обзор состояния системы.
оконечные устройства ввода/вывода (IO), используемые для эксплуатации и техобслуживания.
внешние запоминающие устройства (ЕМ), используемые для хранения программ и данных, непостоянно присутствующих в координационном процессоре; хранения данных по учету стоимости вызовов и измерению нагрузки; хранения программ и данных для автоматического восстановления системы. Для сохранения программ и данных в любых условиях ЕМ обязательно дублируются. В качестве внешних ЗУ используются накопители на магнитных дисках (MDD) и накопители на магнитной ленте (MTD).
Функции между процессорами (СР, GP, CAP, SGC) распределены так, что максимальное количество задач решают групповые процессоры, которые имеют доступ к CMY и могут обмениваться информацией между собой.