
- •Введение
- •Цели и задачи курса
- •1. Общие сведения о вычислительных машинах и вычислительных системах
- •1.1. Основные понятия и определения
- •1.2. Классификация эвм по назначению и типу
- •1.3. Типы эвм
- •1.4. Основные принципы организации вычислительных машин и систем
- •1.5. Основные характеристики вычислительных машин и систем
- •1.5.1 Стоимость и цена аппаратного обеспечения
- •1.5.2. Производительность вычислительных машин и систем
- •Контрольные вопросы
- •2. Фукциональный состав и назначение основных устройств вм
- •2.2. Назначение шин, шина с тремя состояниями
- •2.3. Назначение устройств ввода-вывода, способы информационного обмена
- •Контрольные вопросы
- •3. Организация процессоров
- •3.1. Введение в функциональную организацию процессора
- •3.2. Операционный блок
- •3.3. Блок управления
- •3.4. Устройства управления процессора
- •3.4.1. Классификация уу
- •3.4.2. Аппаратные уу
- •3.4.3. Микропрограммные уу
- •3.5. Интерфейсный блок
- •3.6. Назначение стека
- •Контрольные вопросы
- •4. Система команд и адресация данных
- •4.1. Группы команд
- •4.2. Адресация операндов
- •4.3. Методы адресации
- •5. Память вычислительных машин
- •5.1. Иерархическая организация системы памяти
- •5.2. Иерархическая структура зу
- •5.3. Основные характеристики зу
- •5.4. Организация связи оп с процессором
- •5.5. Ассоциативные зу
- •Контрольные вопросы
- •6. Принципы обмена данными в вычислительных машинах. Интерфейсы вычислительных машин, организация прерываний
- •6.1. Шины
- •6.1.1. Синхронная шина
- •6.1.2. Пересылка данных за несколько тактов
- •6.1.3. Асинхронные шины
- •6.1.4. Заключительные замечания
- •6.2. Назначение и классификация шинных интерфейсов
- •6.3. Организация и обмен данными между периферийными устройствами и вычислительным ядром системы
- •6.4. Организация прерываний
- •6.4.1. Программные прерывания
- •Команда int
- •6.4.2. Обработка прерываний
- •6.4.3 Таблица векторов прерываний
- •6.4.4. Запуск обработчиков прерываний
- •6.5. Последовательная передача данных
- •7. Вычислительные системы параллельной обработки данных
- •7.1. Параллельная обработка как архитектурный способ повышения производительности
- •7.2. Параллелизм и конвейеризация – способы параллельной обработки данных
- •7.2.1. Параллельная обработка данных (параллелизм)
- •7.2.2. Конвейеризация
- •7.3. Классификация архитектур вычислительных систем
- •7.4. Мультипроцессоры и мультикомпьютеры
- •7.5. Классификация мультипроцессорных систем по способу организации основной памяти
- •7.6. Закон Амдала (эффективность параллельных программ)
- •8. Компьютер ibm pc и операционная система ms dos
- •8.1.Архитектурные особенности процессоров семейства ia-32
- •8.2. Организация памяти компьютера ibm pc, работающего под управлением ms dos
- •Видеопамять
- •Пзу bios
- •Системные ресурсы компьютера
- •8.3. Основы программирования на языке Ассемблера
- •8.3.1. Выполнение программ
- •8.3.2. Написание, компиляция и отладка программы
- •8.3.3. Дополнительные средства ассемблера
- •9. Темы заданий для контрольной работы
- •Тема 1. Архитектура процессора Intel 8086.
- •Контрольные вопросы
- •9.1. Аппаратная модель процессора 8086
- •Программная модель процессора
- •Тема 2. Структура ехе- и сом- программы. Вывод на экран.
- •9.2. Структура программы на языке Ассемблера.
- •9.3. Вывод информации на экран
- •Тема 3. Циклы, ввод с клавиатуры.
- •Тема 4. Ввод чисел. Перевод чисел в различные системы счисления.
- •9.4. Перевод чисел в различные системы счисления
- •Тема 5. Работа с прерываниями: перехват и восстановление.
- •Варианты задания
- •Контрольные вопросы
- •Тема 6. Программирование таймера 8254 и генерация звука
- •Программирование звукового канала таймера.
- •9.7. Инициализация таймера
- •9.8. Назначение каналов таймера в ibm pc
- •9 .9. Генерация тона.
- •9.10. Варианты задания
- •Тема 7. Ответы на контрольные вопросы по лекционному курсу
- •Вариантов заданий Таблица 9.4
- •Литература
6.1.4. Заключительные замечания
Важнейшим преимуществом асинхронной шины является то, что процесс квитирования избавляет конструктора от необходимости синхронизации тактовых сигналов отправителя и получателя, что значительно упрощает разработку. Никакие задержки, связанные с распространением сигнала по шине или с интерфейсными схемами, не отражаются на работе системы. Когда величина таких задержек изменяется, например, из-за изменения нагрузки при добавлении или удалении интерфейсной схемы, автоматически изменяется и время передачи данных. Для синхронных шин схемы тактирования должны разрабатываться очень тщательно, что обеспечит правильную синхронизацию, а задержки не должны превышать строго рассчитанный предел.
Скорость передачи данных по асинхронной шине, управляемой посредством механизма полного квитирования, несколько снижается из-за того, что каждая такая операция выполняется с четырьмя задержками, по две в каждую сторону. Это хорошо видно на рис. 6.4. и 6.5: каждое изменение сигнала на линии Master- ready происходит только после изменения сигнала на линии Slave-ready и наоборот. В случае синхронной шины тактовый период должен включать задержку на распространение сигнала только в одном направлении. Благодаря этому пересылка выполняется быстрее. Для более медленных устройств, как уже было сказано, используются дополнительные такты. Поэтому высокоскоростные шины большинства современных компьютеров имеют синхронную архитектуру.
6.2. Назначение и классификация шинных интерфейсов
Возможности использования ВМ в значительной степени зависят от состава и технических характеристик периферийных устройств. Функции, выполняемые периферийными устройствами, весьма разнообразны. Внешнее запоминающее устройство предназначены для энергонезависимого хранения больших объемов информации. Устройства ввода-вывода используются для ввода в ВМ и вывода из нее различной информации: числовой, текстовой, графической, аудио. Периферийные устройства различаются принципом действия, форматами и скоростью передачи информации через их внешние выводы, набором управляющих сигналов. Существенно, что периферийные устройства работают в своем темпе, не синхронизированном с работой процессора. Запросы со стороны периферийных устройств на установление связи и обмен данными могут поступать в произвольные моменты времени. Для организации обмена требуются специальные электронные средства согласования форматов и синхронизации процессов. С их помощью решают проблемы индивидуального интерфейса каждого периферийного устройства, подключаемого к системной шине ВМ.
В организации ВМ используются принципы модульности и магистральности. Модульность предполагает построение системы из модулей со стандартным интерфейсом. Напомним, что под модулем понимают печатную плату (плату расширения), на которой реализован адаптер или контроллер, соединяющий периферийное устройство с шиной. Возможность подключения модулей к системной шине обеспечивает гибкость в выборе и изменении состава системы. Принцип магистральности означает использование для информационного обмена между устройствами ВМ магистралей (шин), к которым подключаются модули. В современных компьютерах используется иерархия шин, отличающихся пропускной способностью, набором сигналов и протоколом.
Принципы организации информационного взаимодействия модулей по шинам являются общими для всех шин. Важнейшими принципа ми являются принцип подчиненности, принцип квитирования и принцип унификации характеристик модулей.
Принцип подчиненности предполагает, что одно из обменивающихся информацией по шине устройств является ведущим, управляющим процессом обмена, а другое (или несколько других) - ведомым. В стандартах для разных типов шин для ведущего и ведомого устройств используются также термины: активное и пассивное устройство, задатчик и исполнитель, инициирующее и целевое устройство.
Принцип квитирования базируется на использовании специального сигнала quit (квитанции), формируемого ведомым устройством и используемого ведущим как разрешение завершения цикла обмена. Это позволяет организовать обмен между модулями с различным быстродействием.
Принцип унификации характеристик модулей состоит в обеспечении информационной, электрической и конструктивной совместимости интерфейсов модулей вычислительной системы.
Информационная совместимость предполагает одинаковый состав управляющих сигналов в линиях шины, форматов адресов и данных, а также протоколов обмена, устанавливающих причинно-следственные связи и временные интервалы между сигналами. Требование информационной совместимости влияет на функциональную организацию адаптеров и контроллеров.
Электрическая совместимость - это согласованность параметров электрических сигналов, используемых для информационного обмена по шине, нагрузочной способности источников сигнала и входных токов приемников, паразитных параметров линии связи.
Рассмотрим типичные для обмена по шине временные диаграммы циклов чтения (записи) и основные временные параметры, характеризующие цикл (рис. 6.6).
Рис. 6.6. Временные диаграммы циклов чтения/записи:
а - синхронный цикл чтения; б - синхронный цикл записи; в - асинхронный
цикл чтения; г - асинхронный цикл записи.
Ведущее устройство устанавливает адресные сигналы на шине адреса. Затем с достаточной для распознавания «своего» адреса ведомыми устройствами задержкой ведущее устанавливает управляющие сигналы на шине управления. Ведомое устройство за время t , распознает факт обращения к себе, в случае надобности выдает ответные сигналы (quit) через время tq. Если выполняется чтение, то с задержкой t2, определяемой внутренними свойствами, ведомое устройство устанавливает сигналы на шине данных, которые фиксируются далее во внутренних регистрах ведущего устройства. Если выполняется запись, то ведущее устройство помещает сигналы на шину данных, откуда они поступают в регистры ведомого устройства. Фиксация информации на принимающей стороне проводится по спаду специального управляющего сигнала (строба чтения или записи). Для цикла чтения устанавливается ограничение сверху на время t4 удержания ведомым устройством данных на шине после снятия строба, поскольку шина данных должна быть освобождена для следующего цикла. Для цикла записи устанавливается ограничение снизу для времени t5 удержания ведущим устройством данных на шине для надежности записи.
Обмен бывает синхронный и асинхронный. При синхронном обмене длительности стробов (t3) являются фиксированными. При асинхронном обмене t3 зависит от момента прихода ответного сигнала: строб снимается только после получения ведущим устройством ответа. Время tq определяется быстродействием ведомого устройства. Отсутствие ответа в течение заданного максимума интервала tq расценивается как сбой в работе шины.
К основным принципам организации шинных интерфейсов следует также отнести применение контроллеров (адаптеров) ввода-вывода, с помощью которых периферийные устройства через шину связываются с центральным процессором ВМ.
Для классификации интерфейсов (совокупности аппаратных, программных и конструктивных средств взаимодействия устройств ВМ) ГОСТ 26.016—81 устанавливает четыре основных классификационных признака:
• способ соединения компонентов (магистральный, радиальный, цепочечный, смешанный);
• способ передачи информации (параллельный, последовательный, параллельно-последовательный);
• принцип обмена информацией (асинхронный, синхронный, изохронный). Под асинхронным обменом понимается цикл обмена, повторяющийся через равные промежутки времени;
• режим передачи информации (двухсторонняя одновременная, двухсторонняя поочередная, односторонняя).
Для обозначения режимов передачи часто используют специальные термины: режим двухсторонней одновременной передачи называют дуплексным, режим двухсторонней поочередной передачи - полудуплексным, а режим односторонней передачи - симплексным.
Далее рассматриваются проблемы организации обмена данными между устройствами ВМ, а также назначение и состав некоторых интерфейсов ВМ.