Блок керування та синхронізації

Блок керування та синхронізації (Timing and Control) призначений для вироблення синхронізуючих і керуючих сигналів, що забезпечують координацію спільної роботи блоків ЕОМ у всіх допустимих режимах її роботи. В складу блоку управління входять:

• пристрій формування тимчасових інтервалів,

• логіка введення-виведення,

• регістр команд,

• регістр управління споживанням електроенергії,

• дешифратор команд, логіка управління ЕОМ.

Пристрій формування тимчасових інтервалів призначено для формування та видачі внутрішніх синхросигналів фаз, тактів і циклів. Кількість машинних циклів визначає тривалість виконання команд. Практично всі команди ЕОМ виконуються за один або два машинних циклу, крім команд множення і ділення, тривалість виконання яких становить чотири машинних циклу. Позначимо частоту задаючого генератора через F_г. Тоді тривалість машинного циклу дорівнює 12 / F_г або становить 12 періодів сигналу генератора, що задає. Логіка введення - виведення призначена для прийому і видачі сигналів, що забезпечують обмін інформацією з зовнішніми пристроями через порти введення виведення Р0-Р3.

Регістр команд призначений для запису і зберігання 8-ми розрядного коду операції виконуваної команди. Код операції, за допомогою дешифратора команд і логіки управління ЕОМ, перетворюється на мікропрограму виконання команди.

Регістр управління споживанням (PCON) дозволяє зупиняти роботу мікроконтролера для зменшення споживання електроенергії та зменшення рівня перешкод від мікроконтролера. Ще більшого зменшення споживання електроенергії та зменшення перешкод можна домогтися, зупинивши задаючий генератор мікроконтролера. Цього можна досягти за допомогою перемикання біт регістра керування споживанням PCON. Для варіанта виготовлення за технологією n-МОП (серія 1816 або іноземних мікросхем, у назві яких у середині відсутня буква 'c') регістр управління споживанням PCON містить тільки один біт, керуючий швидкістю передачі послідовного порту SMOD, а біти управління споживанням електроенергією відсутні.

Арифметико-логічний пристрій (ALU) представляє собою паралельне восьмирозрядний пристрій, що забезпечує виконання арифметичних і логічних операцій. АЛП складається з:

• регістрів акумулятора, регістрів тимчасового зберігання TMP1 і TMP2,

• ПЗП констант,

• суматора,

• додаткового регістра (регістру В),

• акумулятора (ACC),

• регістра стану програм (PSW).

Регістр акумулятор і регістри тимчасового зберігання - восьмирозрядні регістри, призначені для прийому і зберігання операндів на час виконання операцій над ними. Ці регістри програмно не доступні.

ПЗП констант забезпечує вироблення коригуючого коду при двійково-десятковому поданні даних, коду маски при бітових операціях та коду констант.

Паралельний восьмирозрядний суматор є схемою комбінаційного типу з послідовним переносом, призначена для виконання арифметичних операцій додавання, вирахування і логічних операцій додавання, множення, нерівнозначності і тотожності.

Регістр B - восьмирозрядний регістр, використовуваний під час операцій множення і ділення. Для інших інструкцій він може розглядатися як додатковий надоперативний регістр.

Акумулятор - восьмирозрядний регістр, призначений для прийому і зберігання результату, отриманого при виконанні арифметико-логічних операцій або операцій зсуву

Блок послідовного інтерфейсу і переривань (ПІП) призначений для організації введення - виведення послідовних потоків інформації та організації системи переривання програм. До складу блоку входять:

1. буфер ПІП,

2. логіка управління,

3. регістр управління,

4. буфер передавача,

5. буфер приймача,

6. приймач послідовного порту,

7. регістр пріоритетів переривань,

8. регістр дозволу переривань,

9. логіка обробки прапорів переривань і схема вироблення вектора.

Лічильник команд (Program Counter) призначений для формування поточного 16-розрядної адреси внутрішньої пам'яті програм і 8/16-разрядного адреси зовнішньої пам'яті програм. До складу лічильника команд входять 16-розрядні буфер РС, регістр РС і схема інкремента (збільшення вмісту на 1).

Пам'ять даних (RAM) призначена для тимчасового зберігання інформації, використовуваної в процесі виконання програми.

Порти P0, P1, P2, P3 є квазідвонаправленими портами введення - виведення і призначені для забезпечення обміну інформацією ЕОМ із зовнішніми пристроями, утворюючи 32 лінії вводу-виводу.

Регістр стану програми (PSW) призначений для зберігання інформації про стан ALU при виконанні програми.

Пам'ять програм (EPROM) призначена для зберігання програм і становить собою постійний запам'ятовуючий пристрій (ПЗП). У різних мікросхемах застосовуються масочні ПЗП, стираючими ультрафіолетовим випромінюванням або FLASH ПЗП.

Регістр покажчика даних (DPTR) призначений для зберігання 16 - розрядної адреси зовнішньої пам'яті даних або пам'яті програм.

Покажчик стека (SP) представляє собою восьмирозрядний регістр, призначений для організації особливої ​​області пам'яті даних (стека), в якій можна тимчасово зберегти будь-яку комірку пам'яті.