Основные характеристики памяти

• тип памяти

• емкость

• быстродействие

• производительность

• разрядность шины памяти

• временная диаграмма

Быстродействие определяется временем выполнения операций записи и считывания (W/R) данных. Время, необходимое для чтения или записи данных, называется временем доступа, а последовательность этих операций записи или чтения, называется рабочим циклом (циклом обращения). Временными параметрами, характеризующими быстродействие, и являются время доступа и длительность цикла обращения.

Время доступа можно определить как задержку появления действительных данных на выходе памяти относительно начала цикла чтения. Длительность цикла обращения определяется как минимальный период следующих друг за другом обращений компьютер памяти. Причем, необходимо помнить, что циклы чтения и записи требуют различных промежутков времени, т.к. в цикл обращения к памяти при чтении входит и время, затрачиваемое на регенерацию информации.

Временные характеристики запоминающих элементов определяются их принципом действия и технологией изготовления.

Для современных микросхем время доступа от 40 до 60 н сек. Это соответствует тактовой частоте 25-16,7 МГц.

Первый цикл обращения длится примерно 50, 60 или 70 н сек. Последующие циклы значительно короче. Производительность памяти можно характеризовать как скорость потока записываемых или считываемых данных (через системную шину), измеряемых в Мбайт/сек или Гбайт/сек

Производительность системы памяти наравне с производительностью МП в основном определяет производительность ПК.

Скорость потока равна произведению тактовой частоты системной шины на ее разрядность. Например, при тактовой частоте системной шины в 100 МГц и разрядности 8 байт пропускная способность будет 100*8=800Мбайт/сек.

Производительность памяти (как основной, так и Кэш) характеризуется длительностью пакетных циклов чтения.

Пакетный цикл обмена для МП, использующих кэш-память (с 486 и выше), является основным. Он характеризуется количеством машинных тактов, которые необходимы МП для выполнения 4-х последовательных операций считывания данных.

Зависимость тактовой частоты системной шины от типа памяти отражает временная диаграмма, которая может иметь вид 7-3-3-3.

Для считывания первой передачи затрачивается 7 машинных тактов при пакетном цикле обмена, а на каждую из последующих передач – по 3 машинных такта. И для МИ типа Pentium при одном обращении считывается строка в 32 байта. Производительность системы памяти зависит не только от типа и быстродействия запоминающих элементов, от способа обмена (временная диаграмма) но и от разрядности шины памяти. Разрядность шины памяти – это количество байт, с которыми операции записи или чтения м.б. выполнены одновременно. Разрядность ОП обычно совпадает с разрядностью системной шины МП. Именно с этой целью (повышение производительности) у 32-битных процессоров Pentium системная шина 64-разрядная.

Основные способы повышения производительности памяти пк

Производительность системы памяти определяется не только типом и быстродействием запоминающих элементов, способом обмена информацией, разрядностью шины памяти, но и некоторыми архитектурными особенностями вычислительной системы.

Способов повышения производительности 6:

1. пакетный цикл обмена

2. чередование банков памяти

3. кэширование ОЗУ

4. конвейерная обработка информации

5. применение теневой памяти

6. страничная организация памяти

Пакетный цикл обмена введен, начиная с МП486, организация пакетного цикла обмена осуществляется аппаратным способом, и временная диаграмма пакетного цикла обращения является одной из основных характеристик производительности памяти. В этом случае МП запрашивает информацию не побайтно, а в виде пакетов (считывается строка)

Чередование банков памяти осуществляется в виде блоков, состоящих из микросхем или модулей. Блок памяти, обеспечивающий для данной вычислительной системы требуемую разрядность хранения данных, называется банком памяти. Работоспособным считается только полностью заполненный банк, т.е. его разрядность соответствует разрядности шины памяти. Внутри одного банка должны применятся одинаковые микросхемы памяти. Число банков памяти обычно четное, и, если на материнскую плату установлено несколько банков памяти, то организуется режим чередования банков памяти для повышения ее производительности. Идея чередования банков памяти заключается в том, что смежные блоки данных расположены поочередно в разных банках. Тогда при последовательном обращении к данным банки будут работать поочередно, при чем пока в одном банке будет производится регенерация информации, другой банк будет активно работать с МП или другими абонентами системной шины применительно к обоим банкам простоя памяти не будут во время регенерации информации, т.е. компенсируется время, затрачиваемое на регенерацию информации в DRAM, чем больше банком участвуют в чередовании, тем выше удельная производительность. Чаще всего используется чередовании двух или трех банков, хотя может использоваться и их большее число. Микросхемы SDRAM имеют внутреннюю многобанковую организацию, и применительно к этой памяти используют понятие «физический банк» или «ряд».

Кэширование ОЗУ. Для ускорения доступа к данным, находящимся в ОП, используется кэширование ОП. За счет применения промежуточной памяти чаще всего эту быстродействующую память называют кэш-памятью. Она обычно небольшой емкости. Кэш-память, особенно внутренняя, работает чаще на частоте МП, и поэтому при обращении к ней не требуется тактов ожидания. Кэширование ОЗУ – это создание копий банков памяти, к которым в ближайшее время будет в основном многократное обращение. Кэшируется не вся память, доступная МП, а только DRAM и соответствующий набор chipset определяет, какой объем ОП может кэшироваться. Например, для чипсет серии 430 может кэшировать только первые 64Мб установленной памяти, а для набора 440ВХ, который позволяет на материнской плате устанавливать 1Гб памяти и всю ее кэшировать.

Конвейерная обработка данных. Одним из способов повышения быстродействия является конвейерная обработка информации. В этом случае конвейерная обработка данных организуется не только внутри МП, но и в самих микросхемах памяти. Впервые он появился в микросхемах EDO DRAM, где совместили считывание данных с выборкой адреса следующих данных. Для этого в этих микросхемах был установлен регистр выходных данных.

Организация shadow memory. При интенсивном обращении к постоянной памяти, которая является одной из самых медленных разновидностей памяти, используемых в РС, применяется и «теневая память». В этом случае содержимое ROM BLOS в программе первоначальной загрузки POST копируется в ОП в специально отведенные сегменты (1 или 2), которые находятся в верхней памяти UMA 1-го Мб ОЗУ. Запись в эту область блокируется при решении задач, такая памяти чаще всего используется при работе графических адаптеров.

Страничная организация памяти: память обычно делится на страницы, которые имеют одинаковую емкость (512 байт и более). Способ разбиения памяти на страницы основан на том, что каждый поступающий в МП байт расположен рядом с байтом, уже считанным из памяти и логически связан с ним, т.е. не нужно при чтении повторять сигнал RAS, если адреса строк выбираются из памяти, находящейся в пределах одной страницы, т.е. адрес строк не меняется. Информация в страницах расположена строками. Количество байт в строке зависит от типа МП. При пакетном цикле обмена для МП 486 строка содержит 16 байт (4 байта на 4 передачи), а для МП Pentium – 32 байта.

Количество строк в странице можно определить, поделив емкость страницы на число байт в строке.

DRAM

Это стандартные микросхемы, которые организованы в виде двумерной матрицы. Ключевым параметром является время доступа. За всю историю развития вычислительной техники время доступа удалось улучшить всего на один порядок – с нескольких сотен до нескольких десятков. Микросхемы первых DRAM устанавливались на материнскую плату (припаивались, или вставлялись в специальные разъемы, называемые «кроватками»). Наилучшей временной диаграммой для таких микросхем была 7-3-3-3 и время доступа 200-150 нсек.

Затем микросхемы DRAM были усовершенствованы и появились микросхемы FPM DRAM. Это память быстрого страничного обмена. Для доступа к данным в памяти без смены страницы требуется меньшее количество циклов ожидания. Чтобы сократить циклы ожидания, стандартная память DRAM разбивается на страницы. Разбивка на страницы обеспечивает более быстрый доступ ко всем данным в пределах некоторой строки памяти, т.е. если номер строки не изменяется, а изменяется только режим столбца, то такой доступ к памяти получил название быстрого страничного обмена.

Для увеличения скорости доступа к памяти, начиная с МП 486 и в более поздних МП был разработан и применен пакетный цикл обмена, который используется в микросхемах FPM DRAM. Способность работать в режиме FPM является не заслугой микросхем данной памяти, а их контроллера, который располагается обычно в chipset. Для микросхем памяти FPM DRAM по сравнению с микросхемами DRAM стандартное время доступа внутри страницы при тактовой частоте системной шины в 66 МГц сократилось с 60 нс до 35 нс и наилучший пакетный цикл – 5-3-3-3.

Микросхемы EDO DRAM стали применятся широко начиная с 1995 года. EDO DRAM – это память с расширенным выводом данных, или память с гиперстраничным режимом обмена. Такая память содержит регистр-защелку выходных данных, обеспечивающий конвейерную работу микросхем, что повышает производительность при чтении. За счет регистра хранения данных увеличивается объем данных, выводимых из памяти за единицу времени. Это происходит благодаря тому, что в этих дополнительных регистрах данные могут удерживаться в течение следующего запроса к микросхемам. Поэтому следующий цикл обращения МП к памяти происходит до того, как закончился предыдущий. Т.е. память EDO DRAM позволяет одновременно считывать данные и задавать адрес следующих данных. Микросхемы EDO DRAM работают на 10-12% быстрее, чем FPM DRAM. При тактовой частоте в 66 МГц наилучший пакетный цикл 5-2-2-2. Эти микросхемы устанавливались в модули SIMM-72, DIMM-168. Устанавливались на материнских платах серии 430FX, и следующих, ему подобных.

Микросхемы BEDO DRAM – являются результатом дальнейшего усовершенствования конвейерной архитектуры микросхем DRAM. Они являются разновидностью микросхем EDO DRAM. В отличие от микросхем EDO, кроме выходного регистра-защелки добавлен специальный генератор номера столбца, т.е. после первого поступления на вход микросхемы адреса ячейки и сигналов RAS и CAS для следующих столбцов сигнал CAS генерируется внутри самой микросхемы. В результате этого усовершенствования удлиняется конвейер и выходные данные как бы отстают на один сигнал CAS, но зато следующие данные появляются без тактов ожидания. При тактовой частоте в 66 Мгц наилучший цикл 5-1-1-1. Эти микросхемы устанавливались в модули SIMM-72, DIMM-168, но применение их широкого распространения не получило, т.к. это поддерживается не всеми чипсетами, а только 440FX. Кроме того, эти микросхемы не могут работать на тактовой частоте системной шины в 100 МГц.

Вскоре появились микросхемы SDRAM, которые и получили широкое распространение. Микросхемы FPM, EDO, BEDO являются асинхронными по отношению к тактовой частоте системной шины, это означает, что все процессы инициируются сигналами RAS и CAS и через какой-то интервал времени завершаются, а системная шина на время выполнения этих процессов находится в режиме ожидания. Микросхемы SDRAM являются синхронными микросхемами, которые появились, начиная с 1998 года, и использовались для синхронизации работы памяти и системной шины. Метод доступа со строкам и столбцам данных в микросхемах памяти SDRAM и стандартной памяти реализован одинаково. Отличие заключается в том, что все операции в микросхемах SDRAM синхронизированы с тактовой частотой системной шины МП, т.е. память и МП работают без циклов ожидания. Это достигается использованием трехступенчатой конвейерной архитектуры в SDRAM. Микросхемы SDRAM являются самым популярным типом памяти и эту память поддерживают все наборы чипсет. SDRAM – это быстродействующая синхронная память и все внутренние процессы инициируются не только сигналами RAS и CAS, но и синхронизирующими сигналами системной шины. Эти микросхемы могут работать на тактовой частоте от 66 до 133 Мгц. Наилучший пакетный цикл считывания – 5-1-1-1. Большим преимуществом таких микросхем является еще и то, что при существенно большем быстродействии этих микросхем стоят они ненамного дороже. Усовершенствованием таких микросхем являются микросхем DDR SDRAM – это микросхемы с двойной скоростью передачи данных. В этих микросхемах данные передаются внутри пакета с удвоенной скоростью, т.е. они переключаются по обоим фронтам синхроимпульсов. Например, при тактовой частоте в 100 МГц системной шины память типа DDR, используемая в составе DIMM, дает производительность 1,6 Гб\сек.

Для высоких тактовых частот системной шины (100 Мгц и выше), двойная синхронизация предъявляет очень высокие требования к точности временных диаграмм. Для повышения точности и организации более четкой синхронизации данных используются не только тактовые сигналы системной шины, но и новый стробирующий сигнал (двунаправленный), который поступает параллельно с данными. При чтении он генерируется микросхемой памяти, а при записи – контроллером памяти, размещаемом в чипсет. Кроме того, для сокращения времени выборки данных в микросхемах DDR предусмотрено чередование адресов и пакетный цикл обмена. Микросхемы DDR SDRAM появились в 98 году и стали наиболее широко использоваться в качестве памяти, применяемой в видеоадаптерах. Т.к. при тактовой частоте в 100 и 133 Мгц пропускная способность разная (а следовательно и разная производительность), то разработчики предложили такие обозначения для микросхем DDR:

-PC 1600 (100 МГц)

-РС 2100 (133 МГц)