Режими елементів, що не використовуються

Якщо не всі елементи, що є в корпусі ІС, використані в схемі, то ті,

що не використовуються, також підключені до напруги живлення, що є загальною для всього корпусу. Якщо ж потужності, які використовуються елементи в станах нуля та одиниці, не рівні, то існує сенс поставити "зайвий" елемент в стан мінімальної потужності, подаючи на його вхід відповідну константу.

Нарощування числа входів

Для елементів І та АБО це не викликає труднощів: для отримання потрібного числа входів береться декілька елементів, виходи яких об'єднуються далі елементом того ж типу. Нарощування числа входів для операції І-НІ, АБО-НІ, загалом, відбувається аналогічним методом, але в схемі з'являються додаткові інвертори (рис. 5, а). На даному малюнку зірочка позначає операцію Шеффера або Пірса.

а) б) в)

Рис 5. Схема нарощування числа входів (а), та зниження навантаження на виходах логічних елементів (б,в)

Зниження навантажень на виходах логічних елементів

Це може знадобитись, якщо навантаження перевищують задані значення, а також для підвищення швидкодії схем, на яку навантаження елементів мають безпосередній вплив. Чим більше число навантажень у елемента - джерела сигналу (або нестандартне зовнішнє навантаження), тим більший час витрачається на досягнення вихідним сигналом порогового рівня при перемиканні, тобто, на зміну його логічного стану. Для запобігання втрат швидкодії через навантаження на виходах сильно навантажених елементів застосовують буферизацію або поділ навантаження (рис. 5, б, в).

Уведення буферних каскадів прискорює роботу джерела сигналу, але вносить власну затримку в тракт передавання сигналу. Чи буде в кінцевому рахунку ефект прискорення, визначається конкретним розрахунком.

При поділі навантаження нові елементи з затримками в тракт передавання сигналу не вводяться, але збільшується навантаження на те джерело сигналу, що живить розглядувану схему. Тому і тут ефективність

розрахунку має оцінюватись конкретних розрахунком.

2.4. Синтез тригерної схеми

При логічному проектуванні тригерної схеми відповідно із завданням (таблиця 5,6) необхідно враховувати тип тригера, вказаного в завданні, і тригерну комірку зображувати окремо.

Комбінаційна схема і тригер повинні бути реалізовані на логічному елементі, який вибраний відповідно до п.2.2. Кількість входів і виходів логічного елемента, які викориттовуються в тригерній комірці, яка проектується, повинна відповідати таблице 4, коефіцієнтам об'єднання за входом та розгалуження - за виходом . Тип логіки (спосіб кодування) повинен відповідати визначеному за п.2.2 завданню.

У випадку проектування за п.2.2 завдання двоступеневого логічного елемента при синтезі тригерної комірки слід задіювати лише перший ступінь логічного елемента та вихідний інвертор, при проектуванні логічного елемента І-АБО-НІ синтез тригерної комірки виконувати на елементах І-НІ. Логічне проектування тригерної схеми виконують відповідно з методикою, яка наведена далі. В пояснювальній записці коротко описують роботу схеми та будують часову діаграму її функціонування.