Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
DigitalIC_lab7.doc
Скачиваний:
0
Добавлен:
01.03.2025
Размер:
4.56 Mб
Скачать
  1. Лабораторная работа # 7 (4 часа) исследование статических кмоп триггеров

1. Цель работы

Исследование свойств, а также параметров и характеристик статических КМОП триггеров с помощью программного средства схемотехнического моделирования HSpice и оценка значений последних вычислительными способами.

2. Лабораторные задания

2.1. (DFFRBSB) схема и входные файлы статического КМОП триггера управляемого положительным фронтом, с установкой низким уровнем асинхронных входов “0” и “1”.

2.1.1. Составить схему статического КМОП триггера управляемого положительным фронтом, с установкой низким уровнем асинхронных входов “0” и “1”, используя данные из таблицы 1 (Рис. 6.1):

SETB

RSTB

CLK

D

Q

0

1

X

X

1

1

0

X

X

0

1

1

0

X

Q

1

1

0

0

1

1

1

1

Подложки n-МОП транзисторов подключены к VSS

Подложки p-МОП транзисторов подключены к VDD

Рис. 6.1. Условный знак, логическая схема, таблица истинности и виды входного и выходного сигналов статического КМОП триггера управляемого положительным фронтом, с установкой низким уровнем асинхронных входов “0” и “1”

2.1.2. Получить описание схемы (dffrbsb.netl файл) и расположить его по следующему адресу:

/student_lab/digital_ic/variant_val/...

2.1.3. Необходимые входные файлы для моделирования.

Для входных файлов принять:

  • Продолжительность входного фронта: 50 псек

  • Значение выходной емкостной нагрузки: Cload=5 фФ

2.1.3.1. Необходимый входной файл для статического КМОП триггера управляемого положительным фронтом, с установкой низким уровнем асинхронных входов “0” и “1”, используемый для измерения задержек и времени переключения в переходном режиме с применением программного средства схемотехнического моделирования HSpice, следующий:

*Pos edge DFF, low active async set and reset

*Propagation Delay, Transition Time

* HSPICE Netlist

.options POST=1 parhier=local

* Models section

* Include models

.include '/student_lab/digital_ic/all_models/model_val'

* Design variables section

* Define parameters

.param vdd = VDD_val

.param tr=TR_val

.param freq=FREQ_val

.param per=’1/freq’

.param tst=’0.5*per’

.temp Temp_val

* Structural netlist section

.include '/student_lab/digital_ic/variant_val/variant_val/dffrbsb.netl'

vvss vss gnd dc=0

vvdd vdd gnd dc='vdd'

***Input Signals

vclk1 clk1 0 pwl ( 0 vdd 'tst+2.5*per' vdd 'tst+2.5*per+tr' 0 )

vclk2 clk clk1 pulse ( 0 vdd 'tst+6.5*per' tr tr '0.5*per-tr' '1.0*per' )

vd d 0 pulse ( 0 vdd 'tst+7.25*per' tr tr '1.0*per-tr' '2.0*per' )

vrstb0 rstb0 0 vdd

vrstb1 rstb1 rstb0 pulse ( 0 '-vdd' 'tst-tr' tr tr '0.5*per-tr' '11.0*per' )

vrstb2 rstb rstb1 pulse ( 0 '-vdd' 'tst+3.0*per' tr tr '0.5*per-tr' '11.0*per' )

vsetb0 setb0 0 vdd

vsetb1 setb1 setb0 pulse ( 0 '-vdd' 'tst+1.75*per' tr tr '0.5*per-tr' '11.0*per' )

vsetb2 setb setb1 pulse ( 0 '-vdd' 'tst+4.75*per' tr tr '0.5*per-tr' '11.0*per' )

cloadq q gnd LOAD_val

cloadqn qn gnd LOAD_val

* Analysis section

* Transient Analyses

.tran ‘0.01*tr’ ‘9*per’

.probe v(*)

*Options

.option post probe

***Measures

***Propagation Delay

.meas tran tplh_clk_q trig v(clk) val='vdd*0.5' rise=2 targ v(q) val='vdd*0.5' rise=3

.meas tran tphl_clk_q trig v(clk) val='vdd*0.5' rise=3 targ v(q) val='vdd*0.5' fall=3

***Transition Time

.meas tran ttrlh_clk_q trig v(q) val='vdd*0.1' rise=3 targ v(q) val='vdd*0.9' rise=3

.meas tran ttrhl_clk_q trig v(q) val='vdd*0.9' fall=3 targ v(q) val='vdd*0.1' fall=3

.end

2.2. Процесс измерения времени установки (DFFRBSB) статического КМОП D триггера управляемого положительным фронтом, с установкой низким уровнем асинхронных входов “0” и “1” (Рис. 6.2).

Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]