3. Описание аппаратных и программных средств лабораторного комплекса

3.1. Структура аппаратных средств

3.1.1. Структурная схема лабораторного комплекса

Структурная схема лабораторного комплекса (рис 3.1.) состоит из выносного блока осцигена – прибора виртуального осциллографа, платы микроконтроллера SiLabs C8051F064, отладочной платы микроконтроллера SiLabs C8051F064EB, в состав которой входит UART-USB мост CP2101, и персонального компьютера PC.

Рис.3.1. Структурная схема лабораторного комплекса

Осциген генерирует аналоговый сигнал, поступающий на соответствующий вход платы МК. Связь между МК и PC осуществляется через мост UART – USB. Со стороны PC передаются на плату МК соответствующие настройки, а со стороны МК на PC – оцифрованные данные с осцигена.

3.1.2. Плата мк – системы

В работе используется плата фирмы Silicon Laboratories С8051F064EK (рис.3.2).

а)	б)
Р ис.3.2. Внешний вид (а) и эскиз с размещением разъемов и переключателей (б) платы C8051F064EK

Рис.3.2.1. Описание разъемов и перемычек

Характерными особенностями платы C8051F064EK являются:

• установленный МК C8051F064;

• USB интерфейс;

• JTAG разъем;

• встроенный JTAG – USB отладчик;

• высокочастотные разъемы на входах усилителей в каналах аналого-цифрового преобразователя (АЦП).

МК семейства C8051F06x используют процессорное ядро CIP-51 (рис.3.3), совместимое по системе команд с MCS-51 и превосходящее по производительности стандарт 8051. Для разработки ПО могут использоваться стандартные ассемблеры и компиляторы.

Рис.3.3. Структурная схема ядра CIP-51

Основными особенностями ядра CIP-51 являются:

• высокая производительность по сравнению со стандартом 8051;

• 256 байт внутренней ОЗУ, 64 Кбайт Flash-памяти (см.рис.3.5);

• развитая система прерываний;

• вход сброса (вывод RESET, см.рис.3.3);

• различные режимы энергопотребления (вывод J2 и отдельный регистр управления режимами питания, см.рис.3.3 и рис.3.4 соответственно);

• встроенные средства отладки.

3.1.2.1. Конфигурируемые узлы мк c8051f064

В разрабоатываемом предложении будут использоваться следующие периферийные устройства:

• два высокоскоростных АЦП (ADC0 и ADC1);

• интерфейс DMA для прямого доступа к памяти;

• два УАПП (UART0 и UART1);

• двухпроводная двунаправленная последовательная шина SMBus;

• модуль SPI для обеспечения доступа к гибкой полнодуплексной синхронной последовательной шине;

• программируемый массив счетчиков PCA;

• пять таймеров – счетчиков (T/C1 и Т/C 2);

• порты ввода – вывода (P1 (Р1.6), P2, P3, P5, P6, P7 – 8-разрядные и P4 – 3-разрядный). Р4-Р7 будут использоваться в интерфейсе внешней памяти XRAM off-chip.

Рис.3.4. Структурная схема МК C8051F064

16-разрядный аналого – цифровой преобразователь (АЦП)

МК C8051F064 имеет два встроенных 16-разрядных АЦП (рис.3.5) – ADC0 и ADC1, которые могут использоваться в двух режимах:

1. по отдельности в однофазном режиме;

2. совместно в дифференциальном режиме.

Рис.3.5. Структурная схема 16-разрядного АЦП

Управление АЦП осуществляется при помощи соответствующих регистров специального назначения.

Преобразование может быть запущено следующими способами:

• установкой бита AD0BUSY или AD1BUSY в 1;

• переполнением таймера 2 или таймера 3;

• внешним входным сигналом.

По окончании преобразования устанавливается специальный бит состояния и генерируется прерывание (если бит глобального разрешения прерываний установлен в 1), после чего полученный 16-битный результат записывается в соответствующие регистры результата. Далее результат может быть загружен в память XRAM на кристалле объемом 4К байт или вне кристалла объемом 64К байт, используя интерфейс прямого доступа к памяти (DMA).