9.1.2. Триггеры с врèменным запоминанием

Для многих применений, например для построения счетчиков и регистров сдвига, статические триггеры не пригодны. Здесь требуются триггеры, способные сохранить состояние входа в буферной памяти и передать ее содержимое на выход лишь после очередного блокирования входов. Поэтому подобные устройства состоят из ведущего триггера на входе и ведомого – на выходе (Master-Slave FlipFlop, или MS-триггер).

Триггеры, срабатывающие по двум фронтам импульса

Схема MS-триггера показана на рис. 9.7. Он состоит из двух статически тактируемых RS-триггеров (см. рис. 9.3), которые взаимно-комплементарно блокируются

тактовым импульсом С. Элемент G15 служит для инвертирования тактового импульса. Пока на тактовом входе С = 1, входная информация считывается ведущим триггером. Выходная информация при этом остается неизменной, поскольку ведомый триггер заблокирован.

Как только на тактовом входе С = 0, ведущий триггер блокируется и фиксируется состояние, существовавшее непосредственно перед отрицательным фронтом

импульса. Одновременно снимается запрет с ведомого триггера, и состояние ведущего передается на выход. Таким образом, поступление информации осуществляется в момент спада тактового импульса. Однако нет такого состояния тактового сигнала, при котором входные данные поступают прямо на выход, как в случае статического триггера.

Комбинация R = S = 1 на входе неизбежно приводит к неопределенному состоянию выходов, так как входы  ₁, ₁ у ведущего триггера одновременно переходят

от 00 к 11 при С = 0. Чтобы рационально использовать все комбинации входных

сигналов, комплементарные данные с выхода дополнительно подаются на входные логические элементы. Это делается с помощью обратной связи, выделенной жирными

линиями на рис. 9.8. В таком случае внешние входы обозначаются символами J и K.

Из таблицы истинности (табл. 9.4) видно, что при J = K = 1 состояние выхода инвертируется при каждом тактовом импульсе. Подобное состояние равносильно делению частоты пополам (рис. 9.9), что позволяет применять JK-триггер, составленный из ведущего и ведомого триггеров, для построения простых счетчиков.

Однако из-за наличия обратной связи на функционирование JK-триггера накладывается важное ограничение: таблица истинности (см. табл. 9.4) реализуется,

если только состояние входов JK не меняется, пока для тактового импульса соблюдается состояние C = 1. Дело в том, что, в отличие от RS-триггера (см. рис. 9.7),

ведущий триггер в данном случае можно переключить только один раз и без возврата в исходное состояние, так как один из входных элементов И–НЕ всегда заблокирован благодаря обратной связи. Пренебрежение указанным ограничением приводит к множеству ошибок в цифровых схемах.

Обычно JK-триггеры снабжены несколькими входами J и K, ведущими к внутреннему элементу И–НЕ. Внутренние переменные J или K принимают значение 1

только тогда, когда на всех входах J или K выставлены единицы.

Наряду с входами JK у JK-триггеров имеются входы запуска (S) и сброса (R),

действующие независимо от тактовых импульсов (то есть асинхронно) и позволяющие запускать и блокировать ведущий и ведомый триггеры. Приоритет у RS-входов

выше, чем у JK-входов. Для перехода в тактируемый режим требуется установить

R = S = 0 или = = 1.