Имитация прохождения циклического кода по системе передачи дискретных сообщений с ошибкой в одном разряде.
Допустим одну ошибку в 4 разряде комбинации F(x) .
Таблица 3. Имитация прохождения кода с ошибкой
Номер разряда |
10 |
9 |
8 |
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
F(x) до передачи |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
H(x) после передачи |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
Найдем синдром циклического кода:
Видим,
что при делении появился остаток R(x)=
(10000)
Таблица 4. Определение ошибочного разряда
Номер разряда |
10 |
9 |
8 |
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
R(x) |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
Где указана единица, в том разряде и произошла ошибка. В нашем случае в 4 разряде произошла ошибка, мы ее обнаружили и определили ее местоположение. Сложив H(x) и R(x) по mod2 исправляем ошибку.
Построение схемы кодера циклического кода
Кодирующее устройство строится в соответствии с видом порождающего многочлена P(x) и представляет собой регистр сдвига с логическими обратными связями через сумматоры по mod 2.
Число ячеек памяти (разрядов) в регистре сдвига равно степени порождающего многочлена P(x) (в нашем случае r = 4, T1 - младший разряд, T4 - старший разряд).
Количество сумматоров по mod 2 равно весу порождающего многочлена P(x) минус единица. В нашем примере вес P(x) равен 3, значит число сумматоров по mod 2 равно двум.
Сумматоры по mod 2 ставятся перед ячейками памяти, соответствующими ненулевым членам порождающего многочлена P(x), исключая его старшую степень.
Строим схему кодера в соответствии с правилами циклического кода (11,7)
Рисунок 1 – Структурная схема кодера
Информационный
полином G(x)
поступает на сумматор C2,
что реализует операцию умножения G(x)
на х4.
Получаемое на выходе сумматора C2
произведение х4G(x)
далее делится на порождающий многочлен
P(x),
что реализуется с помощью обратных
связей через схему И1.
Пока поступает информационная кодовая
комбинация G(x),
то есть в нашем случае - с 1 по 7 такты,
схема И1
открыта, а схема И2
закрыта вследствие чего информационные
элементы поступают на выход кодера.
После 7 тактов, 7 ключ И1
размыкается, а ключ И2
замыкается
и с регистра сдвига на выход кодера
считывается остаток от деления R(x).
В последующие такты с 8 по 11 через схему
И2
остаток от деления выводится в канал
связи. Состояние триггеров на каждом
такте работы схемы для
показано в таблице 5.
Таблица 5. Состояния триггеров регистра сдвига
Nтакта |
G(x) |
Регистры |
F(x) |
|||
Т1 |
Т2 |
Т3 |
Т4 |
|||
1 |
1 |
1 |
1 |
0 |
0 |
1 |
2 |
0 |
0 |
1 |
1 |
0 |
0 |
3 |
1 |
1 |
1 |
1 |
1 |
1 |
4 |
0 |
1 |
0 |
1 |
1 |
0 |
5 |
0 |
1 |
0 |
0 |
1 |
0 |
6 |
0 |
1 |
0 |
0 |
0 |
0 |
7 |
1 |
1 |
0 |
0 |
0 |
1 |
8 |
- |
0 |
1 |
0 |
0 |
0 |
9 |
- |
0 |
0 |
1 |
0 |
0 |
10 |
- |
0 |
0 |
0 |
1 |
0 |
11 |
- |
0 |
0 |
0 |
0 |
1 |