2.D триггер
Часто, в реальных электронных приборах требуются триггеры, которые изменяют своё состояние при подаче импульсов на один вход. В этом случае триггер работает по следующей схеме: первый импульс устанавливает триггер в 1, следующий импульс устанавливает триггер в 0, следующий импульс устанавливает в 1 и так далее. Очевидно, что частота повторения импульсов на выходе триггера в два раза ниже частоты на входе, то есть, такой триггер можно использовать для деления частоты пополам.
Сам D триггер (на схеме обозначен как DD1), имеет два входа D и C. Вход C предназначен для приёма последовательности импульсов (тактовый вход), а вход D определяет в какое состояние должен переключиться триггер - если на входе 1, то при очередном импульсе на входе С триггер переключится в состояние 1, а если на входе D состояние 0, то при очередном импульсе на входе С триггер переключится в состояние 0. Для того чтобы триггер мог работать в динамическом режиме, нужно соединить инверсный выход триггера с входом D. Так как мы работаем с идеальными моделями триггеров, то непосредственно соединить выход со входом нельзя и нужно использовать буфер - на схеме элемент DD2. В реальных электронных триггерах допускается прямое соединение входа и выхода.
Рисунок 3
Таблица 2 – Таблица истинности
3.JK-триггер
JK-триггер с дополнительными асинхронными инверсными входами S и R
Таблица 3 – Таблица истинности
JK-триггер работает так же как RS-триггер, с одним лишь исключением: при подаче логической единицы на оба входа J и K состояние выхода триггера изменяется на противоположное. Вход J (от англ. Jump — прыжок) аналогичен входу S у RS-триггера. Вход K (от англ. Kill — убить) аналогичен входу R у RS-триггера. При подаче единицы на вход J и нуля на вход K выходное состояние триггера становится равным логической единице. А при подаче единицы на вход K и нуля на вход J выходное состояние триггера становится равным логическому нулю.
Рисунок 4
T-триггер
T-триггер синхронный
Таблица 4 – Таблица истинности
Синхронный Т-триггер, при единице на входе Т, по каждому такту на входе С изменяет своё логическое состояние на противоположное, и не изменяет выходное состояние при нуле на входе T. Т-триггер можно построить на JK-триггере, на двухступенчатом (Master-Slave, MS) D-триггере и на двух одноступенчатых D-триггерах и инверторе.
Как можно видеть в таблице истинности JK-триггера, он переходит в инверсное состояние каждый раз при одновременной подаче на входы J и K логической 1. Это свойство позволяет создать на базе JK-триггера Т-триггер, объединяя входы J и К.
В двухступенчатом (Master-Slave, MS) D-триггере инверсный выход Q соединяется со входом D, а на вход С подаются счётные импульсы. В результате триггер при каждом счётном импульсе запоминает значение Q, то есть будет переключаться в противоположное состояние.
Т-триггер часто применяют для понижения частоты в 2 раза, при этом на Т вход подают единицу, а на С — сигнал с частотой, которая будет поделена на 2.
Рисунок 5
Что такое такт?
Синхронные триггеры реагируют на информационные сигналы только при наличии соответствующего сигнала на так называемом входе синхронизации С (от англ. clock). Этот вход также обозначают термином «такт». Такие информационные сигналы называют синхронными.
Низкий и высокий уровень входа
Состояние триггера определяется сигналами на прямом и инверсном выходах. При положительном кодировании (позитивная логика) высокий уровень напряжения на прямом выходе отображает значение лог. 1 (состояние = 1), а низкий уровень — значение лог. 0 (состояние = 0). При отрицательном кодировании (негативная логика) высокому уровню (напряжению) соответствует логическое значение «0», а низкому уровню (напряжению) соответствует логическое значение «1».
Уровень В – 1, уровень Н – 0.
Таблицы переходов
RS-триггер
Объяснение обозначений в таблице переходов на примере RS-триггера – триггера, на котором базируются все остальные триггеры.
RS-триггер имеет два логических входа:
R - установка 0 (от слова reset);
S - установка 1 (от слова set).
RS-триггер имеет два выхода:
- прямой;
- обратный (инверсный).
Для описания работы триггера используют таблицу состояний (переходов).
Обозначим:
Q(t) - состояние триггера до поступления управляющих сигналов (изменения на входах R и S);
Q(t+1) - состояние триггера после изменения на входах R и S.
Таблица 5 – Таблица переходов RS триггера в базисе «ИЛИ-НЕ»
Таблица 6 - Таблица переходов RS триггера в базисе «2И-НЕ»
Таблица 7 – Таблица переходов синхронного RS триггера
Таблица 8 – Таблица переходов для асинхронного RS триггера на элементах «ИЛИ-НЕ»
D-триггер
Таблица 9– Таблица переходов D триггера
Таблица 10 – Таблица переходов для синхронного D триггера
Т-триггер
Таблица 11 - Таблица переходов T триггера
JK-триггер
Таблица 12 - Таблица переходов JK триггера
Демонстрация работы триггеров
D-триггер
Рисунок 6
Рисунок 7
Рисунок 8
Т-триггер
Рисунок 9
Рисунок 10
Рисунок 11
Рисунок 12
RS-триггер
Рисунок 13
Рисунок 14
JK-триггер
Рисунок 15
Рисунок 16
Рисунок 17
Рисунок 18
Исследование триггера
Для проведения исследования триггерных схем уже нельзя использовать логический преобразователь, поскольку триггер является элементом памяти. Для этого необходимо подключить к его входам генератор слова и светодиодные индикаторы к выходам. Схема для исследования наиболее сложного JK-триггера показана на рис. 19. Заметим, что тактовый вход триггера необходимо соединить с выходом синхронизации генератора.
Рисунок 19
Конечной задачей исследования является получение таблицы истинности, являющейся одной из основных характеристик триггера. Получение ее целесообразно проводить в следующем порядке:
Последовательно подать на входы предустановки триггера активные сигналы высокого уровня (сигнал 1) и зафиксировать состояние выхода триггеров для случая предустановки в 1 и 0, для проверки асинхронности этих входов указанные операции повторить при различных состояниях сигналов на тактовом и информационных входах; в дальнейшем на эти входы подавать только сигналы логического нуля;
Подать на тактовый и информационные входы сигналы 0 и 1 в различных комбинациях (на входах асинхронной предустановки при этом должны быть сигналы логического нуля для всех комбинаций) и зафиксировать для каждой комбинации состояние выходов триггера;
На основании полученных результатов составить таблицу истинности.
К заданию 4.
Рисунок 20
Рисунок 21
Микросхемы К155ТМ2, КМ155ТМ2 (7474) содержат два независимых D-триггера, имеющих общую цепь питания. Триггера срабатывают по положительному фронту тактового сигнала. У каждого триггера есть входы D, S и R а также комплементарные выходы Q и Q. Входы S и R — асинхронные, потому что они работают (сбрасывают состояние триггера) независимо от сигнала на тактовом входе; активный уровень для них — низкий. Сигнал от входа D передается на выходы Q и Q по положительному перепаду импульса на тактовом входе С (от Н к В). Чтобы триггер К155ТМ2, КМ155ТМ2 (7474 переключился правильно (т.е. согласно та6лицы), уровень на входе D следует зафиксировать заранее, перед приходом тактового перепада. Защитный интервал должен превращать время задержки распространенная сигнала в триггере. Если на входы S и R триггеров микросхемы К155ТМ2, КМ155ТМ2 (7474) одновременно подаются напряжения низкого уровня, состояние выходов Q и Q окажется неопределенным. Загрузить в триггер входные уровни В или Н (т.е. 1 или 0) можно, если на входы S и R подать направления высокого уровня.
Асинхронная установка нужного сочетания уровней на выходах получится, когда на входит S и R поданы взаимно противоположные логические сигналы. В это время входы С и D отключены. Функциональное обозначение и цоколёвка1 микросхем К155ТМ2, КМ155ТМ2 (7474) показана рисунках выше.
Таблица 13 – Состояние триггера K155TM2, KM155TM2 (7474)