2 Условные обозначения и таблицы истинности основных логических элементов

Цифровые интегральные микросхемы оперируют с дискретными уровнями входных и выходных сигналов значения, напряжения которых являются строго фиксированными. Существует два типа таких дискретных сигналов: логический 0 и логическая 1.

Логической “1” интегральных ТТЛ микросхем отвечает уровень сигнала с напряжением большим 2,4 B, а логическому “0” – уровень сигнала с напряжением меньшим 0,8 B. Для КМОП интегральных микросхем логическая “1” отвечает уровню большому 2/3 напряжения питания, а логический “0” отвечает уровню меньшему 1/3 напряжения питания. Следует помнить, что промежуточные уровни для микросхем не определены и могут привести к неверной работе микросхем.

Порядок работы логических элементов определяется с помощью таблиц истинности, которые представляют собой перебор всех возможных состояний входных сигналов и соответствующие этому набору уровни выходных сигналов. Таблицы истинности определяют логику работы ИМС.

Условно-графические обозначения основных логических элементов и их таблицы истинности приведены на рис.10.3.

3 Типовые схемы базовых логических элементов интегральных микросхем

Базовым элементом ТТЛ интегральных микросхем является логический элемент И-НЕ, а базовым элементом КМОП интегральных микросхем является логический элемент ИЛИ-НЕ.

Схема транзисторно-транзисторной логики (ТТЛ) состоит из цепи “И”, которая построена на основе многоэмиттерного транзистора VT1 и транзисторного инвертора (VT2-VT3). На рис.10.4,a показана принципиальная схема двухвходового элемента И-НЕ ТТЛ микросхемы серии 555. Многоэмиттерный транзистор VT1 определяет двухвходную цепь “И”. Если хоть один из эмиттеров присоединен к потенциалу близкому к нулю (логический “0”), транзистор насыщается и присоединяет к нулевому потенциалу вход инвертора, который состоит из трех одноэмиттерных транзисторов VT2-VT4. Транзистор VT2 закрывается, что открывает транзистор VT3 и закрывает транзистор VT4 и на выходе Y возникает высокий потенциал (логическая “1”). Если на все эмиттеры транзистора подан потенциал близкий к потенциалу питания (логическая “1”), то переход база – коллектор этого транзистора будет смещен в прямом направлении. Этой переход открывается и ток из базовой цепи транзистора VT1 идет на вход инвертора. Транзистор VT2 откроется, что закроет транзистор VT3 и откроет транзистор VT4. На выходе элемента Y возникнет низкий потенциал (логический “0”). Таким образом, будет реализована логическая функция И-НЕ.

Базовый КМОП элемент построен на полевых МОП транзисторах обоих полярностей, которые работают как ключи (рис.10.4,б). Открытый транзистор подобен низкоомному резистору. Таким образом, если на каком-то входе существует высокий потенциал (логическая “1”), то откроется один из транзисторов VT1 или VT4 и выход будет соединен с землей (логический “0”). Если оба входа элемента подключены к низкому потенциалу (логический “0”), то откроются транзисторы VT2.VT3, и на выход элемента будет подан потенциал близкий к напряжению питания (логическая “1”). Таким образом будет реализуется логическая функция ИЛИ-НЕ.