2. Регистры памяти

Наиболее простыми регистрами являются регистры памяти. Их назначение — хранение двоичной информации небольшого объема в течение короткого промежутка времени. Эти регистры представляют собой набор синхронных RS‑ или D‑триггеров, каждый из которых хранит один разряд двоичного числа. Ввод (запись) и вывод (считывание) информации производится параллельным кодом (либо запись во все, либо считывание со всех разрядов одновременно).

Ввод информации в регистры, на RS‑триггерах, возможен либо парафазный, либо однофазный. Парафазный ввод обеспечивается тактовым импульсом C (см. рис. 1), с приходом очередного тактового импульса записанная информация обновляется. При отсутствии С информация в регистре сохраняется без изменения.

На рис.1 показан ввод информации в прямом коде ( на R, Х на S) для ввода в обратном коде необходимо и Х поменять местами ( - на S, Х - на R).

Р ис. 1. Схема одного разряда регистра хранения с парафазным приемом и однофазной выдачей информации

Временная диаграмма работы одного разряда регистра по схеме рис. 1 показана на рис. 2.

На временной диаграмме рис. 2 стрелками показаны сигналы, участвующие в формировании соответствующего сигнала.

Прием информации в регистр на RS‑триггерах по однофазной схеме показан на рис. 3. В этом случае перед занесением новой информации регистр необходимо обнулить, подав импульс Уст“0” на общий вход всех разрядов. Временная диаграмма показана на рис. 3,б.

Для ввода информации в обратном коде необходимо вместо Х подать или сигналы на входах R и S поменять местами: Х на R а "Уст 0" - заменить на "Уст 1", подаваемый на вход S.

Р ис. 2. Временная диаграмма работы регистра по схеме рис. 1

Наиболее просто однофазный ввод информации реализуется в регистрах на синхронных D‑триггерах (см. рис. 4). Информация в таком регистре меняется по сигналу C без его предварительного обнуления.

Р ис. 3. Один разряд регистра на RS‑триггере с однофазным вводом информации и его временная диаграмма

Р ис. 4. Один разряд регистра на D ‑триггере и его временная диаграмма

Наращивание разрядности регистров памяти достигается добавлением нужного числа триггеров, входы C и R которых подсоединяют к общим шинам синхронизации и сброса.

На рис. 5 изображена схема регистра хранения трехразрядного слова. Регистр построен на RS‑триггерах. Прием и выдача информации в этом регистре производятся по однофазной схеме.

Пусть до приема новой информации в регистре находилось число 3 (X₃ = 0, X₂ = 1, X₁ = 1). Новое число, которое поступило на входы X₃, X₂, X₁, равно 5 (101). Загрузка этого числа в регистр и выдача его на выходные шины Z₃, Z₂, Z₁ производится следующим образом.

Р ис. 5. Регистр хранения на RS‑триггерах с однофазным приемом

и однофазной выдачей информации

Сначала подается импульс установки регистра в 0 – Уст “0”. Все разряды регистра устанавливаются в 0. Затем на вход C подается импульс приема нового числа. Этот импульс проходит только через конъюнкторы И₁ и И₃, на другие входы которых поступили единичные значения X₁ и X₃ (через И₂ импульс пройти не может, так как на другой вход этого элемента поступает нулевое значение сигнала X₂). Под воздействием импульсов, появившихся на выходах элементов И₁ и И₃ и поступивших на входы S, триггеры T₁ и T₃ перейдут в состояние 1. Триггер T₂ своего нулевого состояния не изменит, так как на его входах никаких импульсов нет.

Считывание нового числа из регистра в прямом коде производится импульсным сигналом Прм (конечно можно считывание произвести и потенциальным сигналом, но не надо забывать про гонки сигналов и борьбу с ними).

Двухфазный съем информации прямым и обратным кодом одновременно производится по схеме рис. 6.

Р ис. 6

Выдача информации прямым и обратным кодом за два такта производится по схеме рис. 7.

Выдача информации прямым или обратным кодом выполняется по схеме рис. 8.

При V = 1 на Y выдается прямой код, при V = 0 обратный код.

Р ис. 7

Р ис. 8

На рис. 9 показана схема трехразрядного регистра хранения на D‑триггерах, выполняющего те же функции, что и регистр, показанный на рис. 5.

Р ис. 9. Регистр хранения на D‑триггерах

В этом регистре отсутствует шина установки регистра в состояние 0, так как сбрасывать регистр в 0 здесь не требуется.

ЗАДАНИЕ 1. Нарисуйте схему и временную диаграмму работы регистра хранения на JK‑триггерах, не имеющих R и S входов. Съем информации с регистра должен быть парафазным.

ЗАДАНИЕ 2. Создайте в EWB четырехразрядный регистр хранения на D‑триггерах с парафазным съемом информации в прямом или обратном коде.

УКАЗАНИЕ. С каждого разряда снимается прямой и обратный парафазный код и через два мультиплексора MS2–1 сигналы поступают на внешние выходы так, что при единичном значении управляющего сигнала на выходы подается прямой парафазный код, при нулевом значении этого сигнала на выходы поступает обратный парафазный код.

ЗАДАНИЕ 3: Нарисуйте схему приема информации на асинхронные и синхронные JK-триггеры.