2. Каскадирование дешифраторов
Очень часто в распоряжении разработчиков цифровой аппаратуры оказываются дешифраторы меньшей размерности, чем требуется. Вполне естественно возникает вопрос: Как построить дешифратор m-разрядного кода, если имеются дешифраторы n-разрядного кода, причем m > n?
Для ответа на этот вопрос рассмотрим уравнения полного дешифратора с активной единицей на выходах при n = 3:
В уравнениях для y0...y3 переменная С встречается только с инверсией, а для y4...y7 – только без инверсии, в то время как переменные B и A образуют совпадающие комбинации в y0 и y4, y1 и y5 и т. д. Примем переменную C за вход разрешения Е для дешифратора 2 – 4 (см. рис. 2.1,в). функциональное обозначение этого дешифратора показано на рис. 2.4,а.
Из уравнений также видно, что для реализации дешифратора 3 – 8 необходимо взять два дешифратора 2 – 4 со входом управления и один внешний дополнительный инвертор. Получается схема, приведенная на рис. 2.4,б.
Заметим, инвертор и шина x2 – это простейший дешифратор 1 – 2 (рис. 2.1,а). Если вместо него взять дешифратор 2 – 4, то можно получить дешифратор 4 – 16 на пяти дешифраторах 2 – 4 (см. рис. 2.4,в). один из них будет дешифрировать наборы, представленные двумя старшими переменными, и управлять остальными четырьмя дешифраторами. Вход Е этого дешифратора будет являться входом управления для всего дешифратора 4 – 16.
Рис. 2.4. Схемы каскадирования дешифраторов:
а) условное обозначение дешифратора 2–4 со входом управления,
б) схема получения дешифратора 3–8 из двух дешифраторов 2–4,
в) схема получения дешифратора 4–16 из пяти дешифраторов 2–4
3. Дешифратор в качестве демультиплексора
Дешифратор может быть использован и как демультиплексор – логический коммутатор, подключающий входной сигнал к одному из выходов.
В этом случае функцию информационного входа выполняет вход разрешения E, а состояния адресных входов В и А задают номер выхода, на который передается сигнал со входа разрешения (см. рис. 2.5). Именно по этой причине дешифратор, имеющий разрешающий вход E, называют не просто декодер, а декодер-демультиплексор.
Пусть с помощью дешифратора рис. 2.5 необходимо передать данные со входа xвх на выход D1, т.е. по адресу 01 (на вход B подаем 0, на вход A подаем 1). Уравнение для выхода D1 будет таким
.
Если нет дешифратора со входом разрешения, то в качестве демультиплексора можно использовать дешифратор, имеющий n+1 адресный вход, в котором старший адресный вход используется в качестве информационного входа. В этом случае получим два демультиплексора с общими адресными и информационным входами: один из них будет передавать данные в обратном коде, а другой в прямом коде.
Рис. 2.5 Дешифратор со входом разрешения
в режиме демультиплексора
Продемонстрируем это на примере дешифратора 3–8 с активной единицей на выходах, в котором вход C используется как информационный (рис. 2.6).
Подадим адрес 01 на входы B, A и рассмотрим уравнения выходов с индексами 1 и 5.
В терминах дешифратора
.
В терминах демультиплексора
,
.
Рис. 2.6. Дешифратор без входа разрешения
в режиме демультиплексора