Структура типа память-память и регистр-регистр
Различение архитектуры векторов процессоров проявляются в том, каким образом осуществляется доступ к операнду.
При организации «память-память» элементами векторов поочередно извлекаются из памяти и сразу же заносятся в функциональный блок. Элементы вектора результата так же заносятся в память по мере обработки.
В архитектуре «регистр-регистр» операнды сначала загружаются в векторный регистр, результаты также заносятся в регистр.
03.11.2011
Матричные вычислительные системы
Назначение матричных ВС – обработка больших массивов данных. В основе матричных систем лежит матричный процессор, состоящий из массива процессорных элементов.
Рисунок 20 МОдель матричной вычислительной системы
Параллельная обработка множественных элементов данных осуществляется массивом процессоров. Единый поток команд, управляющий обработкой данных массива процессоров, генерируется контроллеров массива процессоров. КМП выполняет последовательный программный код, реализующий операции условного и безусловного перехода, транслирует в МП команды, данные и сигналы управления. Команды, данные и сигналы управления передаются по шине широковещательной рассылки. Поскольку выполнение операции условного перехода зависит от результатов вычислений, результаты обработки данных транслируются в контроллер по шине результатов. В роли интерфейсной ВМ выступают универсальные ВМ, на которую возлагается задача загрузки программ и данных в котроллер массива процессоров. Кроме этого, программы и данные могут быть загружены напрямую с УВВ.
Интерфейсная ВМ – соединяет матричную синхро-систему с внешним миром, используя любой из сетевых интерфейсов. На ИВМ подготавливаются, компилируются и отлаживаются программы. В процессе выполнения программы сначала загружаются из ИВМ в КМП, который выполняет программу и распределяет команды и данные по процессорным элементам.
Контроллер массива процессоров
Рисунок 21 Контроллер массива процессоров
При загрузке из ИВМ программы через интерфейс ввода/вывода заносятся через интерфейс ОЗУ КМП. Команды для ПЭ и глобальная маска, формируемая на этапе компиляции так же через интерфейс ввода/вывода загружается в ОЗУ команд и глобальной маски. После этого КМП начинает выполнять программу, извлекая либо 1 скалярную команду из ОЗУ КМП, либо множества команд из ОЗУ КГМ. Скалярные команды, осуществляющие операции над хранящимися в КМП скалярными данными, выполняются в ЦП. Команды, оперирующие параллельными переменными преобразуются в блоке выборки команд в более простые единицы выполнения – нано команды. Нано команды совместно с маской пересылаются через шину команд для ПЭ в массив процессоров.
Для принятия решения о порядке дальнейших вычислений по результатам предшествующих операций в матричных системах используется статусная информация, хранящаяся в ПЭ. Данная информация собирается в единое слово и передаются в КМПП. Для выработки решения о ветвлении программы.
Массив процессоров
В матричных синт-системах распространение получили два основных типа архитектурной организации массива процессорных элементов.
Процессорный элемент-процессорный элемент;
Рисунок 22 Процессорный элемент-процессорный элемент
В данной архитектуре процессорные элементы связаны между собой сетью соединений. Каждый ПЭ представляет собой процессор с локальной памятью. ПЭ выполняет команды, полученные из КМП по шине широковещательной рассылки и обрабатывает данные, как хранящиеся в локальной памяти, так и поступающие по шине широковещательной рассылки. Обмен данными между ПЭ осуществляется по сети межсоединений. ШВВ служит для обмена информацией между ПЭ и УВВ. Результаты работы процессора в КМП передаются по шине результата.
Процессорный элемент-память;
Рисунок 23 ПРоцессорный элемент-память
Процессоры управляются через широковещательную шину, обмен данными между процессорами осуществляется как через сеть межсоединений, так и через модули памяти. Пересылка данных между процессорами и УВВ осуществляется через ШВВ.
Структура процессорного элемента
Рисунок 24 Структура процессорного элемента
Компоненты ПЭ: АЛУ, регистр данных, сетевой интерфейс, номер процессорного элемента, регистр флага разрешения маскирования, локальная память, УУ. Процессорные элементы, управляющие командами, поступающими по широковещательной шине, могут выбирать данные из своей локальной памяти и регистров, обрабатывать их в АЛУ и сохранять результаты в регистрах или локальной памяти.
Каждому процессорному элементу в массиве присваивается уникальный номер, или адрес ПЭ. Чтобы указать, должен ли данный процессорный элемент участвовать в общей операции, преимущество имеет регистр флага разряда F. Состояние F определяют сигналы управления из КМП, либо операции в самом процессорном элементе, либо и те, и другие совместно.
В процессе вычислений в ряде операций должны учитывать только определенные процессорные элементы. Разрешение и запрет работы процессорного элемента могут исходить от КМП (глобальное маскирование). Решение необходимости маскирования принимается на этапе компиляции. Решение о маскировании может так же приниматься и во время выполнения программы (маскирование, определенное данными). При таком маскировании каждый процессорный элемент самостоятельно определяет свой статус (подключен или не подключен). В составе системы команд имеются маскируемые и немаскируемые команды. Маскируемые выполняются в зависимости от состояния флага F, немаскируемые этот флаг игнорируют.
10.11.2011