Синхронный счетчик
Все счетчики рассмотренные ранее состояли из последовательно переключаемых
триггеров. Такая конструкция имеет недостаток, заключающийся в наличии конечного времени переходного процесса в схеме, где триггеры не переключаются вместе. Поэтому такие
счетчики называются асинхронными. В асинхронных счетчиках возможны ложные срабатывания, если сигналы с выходов счетчика используются в качестве тактовых импульсов для других схем.
В синхронном четырехразрядном счетчике (рис. 5.3) за счет использования схем совпадений достигается одновременное переключение всех триггеров, Например, у первого тригерра (младший значащий разряд А) J = K = 1, так, что он изменяет свое состояние с каждым входным испульсом. У второго триггера (В) J= K = A, поэтому он переключается
только в том случае, когда А = 1. Третий триггер (С) может переключаться только тогда, когда и А и В равны 1, в то время как четвертому триггеру D для переключения необходимо равенство 1 С, В и А.
Мультиплексор
Мультиплексором называют устройство, позволяющее подключаться к выходам различных устройств и передавать с них данные в нужные места. Например, если нужно сложить числа, имеющиеся на выходах двух регистров, то следует обеспечить подключение выходов этих регистров ко входам сумматора для выполнения данной операции. В другой раз на входы сумматора нужно подавать информацию со счетчиков.
Простейшим примером мультиплексора является одноканальный мультиплексор на два входа, условное изображение которого представлено на рис
Данный мультиплексор имеет один адресный вход А и два информационных входа Х1, Х2.
При А = 0 Y = Х1
При A = 1 Y = X2
Таким образом мультиплексор передает сигналы Х1 или Х2 на выход Y в зависимости от кода адреса А. Это пример двухканального мультиплексора(2 х 1).
Работу этого мультиплексора можно описать таблицей истинности(Таблица 1 )
По таблице истинности можно составить логическое выражение мультиплексора.
Y = A X1 X2 + A X1 X2 + A X1 X2 + A X1 X2 = A X1 (X2 + X2) +
+ A X2 (X1 + X1) =A X1 + A X2
По полученному логическому выражению можно построить схему мультиплексора Рис
Сумматор
Сумматором называется узел цифрового вычислительного устройства, выполняющий суммирование кодов чисел.
При сложении двух многоразрядных чисел независимо от системы счисления в каждом разряде производится сложение трех
цифр: цифры рассматриваемого разряда первого слагаемого, цифры
рассматриваемого разряда второго слагаемого и цифры переноса из
соседнего с рассматриваемым младшего разряда. При сложении каждого разряда многоразрядных чисел получается значение суммы для рассматриваемого разряда и единица переноса в следующий, старший по отношению к рассматриваемому разряд, если она возникает.
Из сказанного выше следует, что многоразрядный сумматор должен
состоять из соединенных определенным образом одноразрядных сумматоров.
Одноразрядный двоичный сумматор представляет собой логическую схему, имеющую три входа и два выхода. На входы поступают цифры рассматриваемого разряда двух слагаемых аi и bi и единица переноса из соседнего младшего разряда Рi-1, а на выходах получаются цифра суммы Si и цифра переноса в следующий разряд Рi. Логика работы одноразрядного двоичного сумматора поясняется табл. 2
Ai |
Bi |
Pi-1 |
Si |
Pi |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
Одноразрядный двоичный сумматор может быть построен на снове двух полусумматоров HA (схем сложения по модулю 2).
Полусумматор реализует сложение двух двоичных цифр без учета переноса из соседнего младшего разряда. Схемы полусумматора и полного сумматора представлены на рис 3.4 и 4.4
Рис.3.4 Рис.4.4
Особенность данных сумматоров в том, что выходные сигналы каждой схемы определяются в любой момент комбинацией входных сигналов, поданных одновременно на ее входы. Снятие сигналов приводит к исчезновению выходных сигналов. Такие сумматоры называют комбинационными сумматорами. Результат сложения в комбинационных сумматорах обычно запоминается в отдельных триггерных регистрах.
На основе одноразрядных строят многоразрядные сумматоры.
Наибольшее распространение получили сумматоры параллельного
действия. В параллельном сумматоре все разряды чисел обоих слагаемых
одновременно подаются на входы одноразрядных сумматоров, в которых образуются разрядные суммы и переносы.
В работе исследуется параллельный трехразрядный сумматор с последовательным переносом (рис. 5.4).
В данной схеме бит переноса из старшего разряда сумматора становится старшим разрядом суммы.