22 Основные параметры цифровых ис

Основными параметрами цифровых интегральных схем являются их быстродействие, потребляемая мощность, коэффициент объединения по входу, коэффициент разветвления по выходу, устойчивость против внешних воздействий, степень интеграции, надежность.

Быстродействие ИС. Быстродействие ИС, как правило, определяется средней задержкой сигнала t_cp, равной среднему арифметическому задержек включения и выключения одного инвертора. При определении средней задержки в качестве границ временных интервалов обычно берут точки на фронтах, соответствующие половине перепада напряжения, или точки, соответствующие уровням 0,1 и 0,9 этого перепада. По средней задержке логические ИС делятся на сверхбыстродействующие (t_cp <5 нс), быстродействующие (t_cp =5-10 нс), среднего быстродействия (t_cp = 10-100 нс), низкого быстродействия (t_cp >100 нс). Схемы ТТЛ-типа относятся к схемам среднего быстродействия. Для них типична средняя задержка 5-50 нс. Наибольшее быстродействие имеют транзисторные логические схемы с эмиттерными связями. Для них средняя задержка составляет 1-10 нс.

Потребляемая мощность. Потребляемая мощность логических ИС обычно зависит от того, какие сигналы поданы на входы этой ИС. Поэтому потребляемую мощность принято оценивать средней мощностью ( Р _ср ), потребляемой типовым логическим элементом во включенном и выключенном состояниях. Как правило, чем выше быстродействие схем, тем больше средняя потребляемая ими мощность. Для схем ЭСЛ Р_ср составляет 20 - 80 мВт, для схем ТТЛ это 2-40 мВт, для КМОП 1-100 мкВт. В процессе переключения логических ИС средняя потребляемая мощность выше средней статической мощности вследствие всплесков тока в переходных режимах. Особенно это заметно в ИС с малым потреблением. Поэтому для них обычно указывается потребляемая мощность в динамическом режиме при определенной тактовой частоте. Поскольку снижение средней задержки логических схем сопровождается ростом потребляемой ими мощности, то находит применение параметр, называемый работой переключения (или добротностью), равный произведению средней мощности, потребляемой ИС, и средней задержки. Для первых поколений ИС этот показатель лежал в диапазоне 50-100 пДж. Последующие разработки позволили снизить его до 0,5-5 пДж.

Помехоустойчивость. Помехоустойчивость логических ИС принято характеризовать параметром, называемым статической помехоустойчивостью. Статическая помехоустойчивость - это наименьшее постоянное напряжение, которое, будучи добавлено (при самом неблагоприятном сочетании обстоятельств) к полезному входному сигналу, вызовет ошибку по всей последующей цепи логических схем. Статическая помеха наблюдается в тех случаях, когда относительно велико сопротивление проводников, подводящих к ИС напряжение питания. Падения напряжения на "земляной" шине, разные для разных ИС, будут суммироваться со входными сигналами и могут приводить к сбоям. Для исключения подобных ситуаций необходимо внимательно относиться к расположению проводников, подводящих напряжения питания, и увеличивать по возможности их сечение. Что касается импульсной помехоустойчивости, то для того, чтобы возник сбой, импульсная помеха, как правило, должна быть больше, чем статическая. Поэтому при одинаковой статической помехоустойчивости схемы с меньшей средней задержкой сильнее подвержены действию импульсных помех. Наименьшую помехоустойчивость имеют схемы ЭСЛ, для них статическая помехоустойчивость U _ст составляет 0,1-0,3 В. В схемах ТТЛ помехоустойчивость выше благодаря наличию смещающих р-n-переходов на входах инверторов. Допустимая статическая помеха для этих схем равна 0,4-1,1 В. Для логических схем на КМОП-транзисторах величина U _ст может достигать 2-3 В, что объясняется большими логическими перепадами напряжения в этих схемах.

Коэффициент объединения по входу . Коэффициент объединения по входу - это максимальное число входов, которое может иметь логический элемент. Чаще всего коэффициент объединения по входу не превышает восьми, что отчасти определяется ограниченным числом выводов ИС. Однако следует помнить, что всегда возможна реализация многовходовых логических схем путем построения соответствующей логической цепи, состоящей из простых схем.

Коэффициент разветвления по выходу. Коэффициент разветвления по выходу, или нагрузочная способность, определяется числом схем этой же серии, входы которых могут быть присоединены к выходу данной схемы без нарушения ее работоспособности. Нагрузочная способность ИС в значительной степени определяется типом примененного в них инвертора. Для простейшего инвертора, состоящего из одного транзистора, коэффициент разветвления по выходу равен чаще всего 2-4. Для сложных инверторов нагрузочная способность достигает 10-20 и более. В схемах на основе КМОП-транзисторов входы последующих схем в статическом режиме практически не нагружают выходов предыдущих. Это дает возможность иметь очень большой коэффициент разветвления по выходу. Однако надо иметь в виду, что в динамическом режиме емкости присоединенных входов затягивают переходный процесс и увеличивают ток, потребляемый от данной схемы.

Устойчивость против внешних воздействий. Устойчивость против внешних воздействий характеризует возможность применения ИС при изменении температуры, влажности, радиации и т. д. В значительной степени этот параметр логических ИС определяется типом используемого корпуса. Что касается электрических цепей ИС, то наименее устойчивы к воздействию температуры интегральные схемы ЭСЛ. Более устойчивы схемы КМОП, ТТЛ. Наиболее широкий температурный диапазон для выпускаемых серийно отечественных ИС - от -60 до +l25°C. Для схем общепромышленного применения этот диапазон обычно определяется границами -10 и + 70 °С.

Степень интеграции элементов. Степень интеграции элементов ИС характеризует достигнутый при производстве этих ИС технологический уровень. Численное значение степени интеграции определяется округленным до большего целого числа значением десятичного логарифма числа элементов в одном кристалле. Однако для потребителей ИС более важна степень интеграции не элементов, а логических функций, так как именно она показывает, какое число ИС (корпусов) потребуется для построения того или иного логического устройства. С этой точки зрения обычно делят все логические схемы на ИС малой степени интеграции (в одном корпусе несколько инверторов или одни-два триггера), ИС средней степени интеграции (в одном корпусе сложная логическая цепь, например сумматор или десятичный разряд счетчика), ИС большой степени интеграции (в одном корпусе арифметическое устройство, многоразрядный счетчик и т. п.) и ИС сверхбольшой степени интеграции.

Надежность ИС. Надежность ИС малой степени интеграции определяется в значительной мере отказами соединений между контактными площадками на кристалле и выводами корпуса. Для схем большой степени интеграции определяющими могут оказаться отказы элементов и соединений внутри самого кристалла. Интенсивность отказов ИС при хорошо отработанном технологическом процессе их изготовления может не превышать 10^-7 ч^-1, что примерно соответствует интенсивности отказов хороших дискретных транзисторов.