2.6 Синтез схем дешифраторов

Дешифраторами называются логические схемы, имеющие m входов и n выходов, в которых определенным комбинациям сигналов на входных шинах однозначно соответствует появление единичного сигнала на одной из выходных шин. На остальных выходных шинах при этом должны быть нули.

Между количеством входных шин и количеством выходных шин должна быть следующая связь

2^m ≥ n (2.11)

Если 2^m = n, то такой дешифратор называется полным. Таким образом, полный дешифратор представляет собой (m, 2^m) - полюсник.

Условные обозначения дешифраторов приведены на рис. 2.29.

Рисунок 2.29 - Условные графические обозначения схем дешифраторов

Входы помечаются десятичными числами, изображающими двоич­ные веса позиций кода. Выходы нумеруются десятичными эквивален­тами соответствующих им входных кодовых комбинаций рис. 2.29а. Широкое применение находят дешифраторы, на входы которых пода­ются не только прямые, но и инверсные входные сигналы. Условное обозначение такого дешифратора с парафазными входами приведены на рис. 2.296. В случае, когда входные сигналы являются потенциаль­ными, а выходные должны быть импульсными, применяется потен­циально-импульсный дешифратор. Буквой С на этом рисунке (2.29в) обозначен импульсный вход считывания информации.

Одним из наиболее важных узлов являются дешифраторы, форми­рующие рабочий сигнал на один из своих выходов в зависимости от комбинаций сигналов на входах. Например, выбор требуемой абонентской линии, выбор свободной соединительной линии по информации о номере направления и состоянии линии и т.д. Кроме того, дешифраторы широко используются в устройствах вывода информации из ЭВМ и других цифровых устройствах визуализации и документирования алфавитно-цифровой информации.

Рисунок 2.30 - Схема приемной телеграфной аппаратуры

Дешифратор – это избирательная схема, переводящая двоичный код в однопозиционный. Необходимость дешифратора в устройствах управления связана с тем, что управляющая информация в устройс­твах управления (код узла коммутации, абонентский номер функцио­нального блока УУ, номер ячейки памяти и т.п.) задается компакт­ным способом в виде многоразрядного двоичного числа, а управле­ние тем или иным функциональным блоком, выборка числа из ячейки запоминающего устройства и т.п., связаны с выработкой сигнала на соответствующей шине.

На рис. 2.30 приведена приемная часть телеграфного аппарата, которая обеспечивает дешифрацию зарегистрированной кодовой комбинации.

Существует три основных способа построения дешифраторных схем: линейный, пирамидальный (многоступенчатый) и прямоугольный.

Рассмотрим принципы их построения и дадим сравнительные характеристики.

Линейный дешифратор

Для случая четырех входов таблица истинности, описывающая функционирование полного дешифратора приведена в табл. 2.5.

Таблица 2.5

Х1	Х2	Х3	Х4	Р0	Р1	Р2	Р3	Р4	Р5	Р6	Р7	Р8	Р9	Р10	Р11	Р12	Р13	Р14	Р15
0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0	0	0	1	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0	0	1	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0
0	0	1	1	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0
0	1	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0
0	1	0	1	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0
0	1	1	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0
0	1	1	1	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0
1	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0
1	0	0	1	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0
1	0	1	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0
1	0	1	1	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0
1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0
1	1	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0
1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0
1	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1

Соответствующая этой таблице совокупность функций выходов имеет вид

P₀(V) = ₁₂₃4; P₅(V) = ₁₂₃₄; P₁₀(V) = ₁₂₃₄;

P₁(V) = ₁₂₃4; P₆(V) = ₁₂₃₄; P₁₁(V) = ₁₂₃₄;

P

(2.12)

₂(V) = ₁₂₃4; P₇(V) = ₁₂₃₄; P₁₂(V) = ₁₂₃₄;

P₃(V) = ₁₂₃4; P₈(V) = ₁₂₃₄; P₁₃(V) = ₁₂₃₄;

P₄(V) = ₁₂₃4;P₉(V) = ₁₂₃₄; P₁₄(V) = ₁₂₃₄;

P₁₅(V) = ₁₂₃₄.

где V = (X₁, X₂, X₂, X₂).

Эта совокупность является минимальной, так как для каждой функции P_i(V) (i = 0÷15) карта Карно содержит только одну "1", поэтому, соответствующий ей терм и является минимальной формой, В соответствии с соотношениями 2.12 дешифратор может быть реализован как 2^m (m = 4) независимых схем (рис.2.31), каждая из кото­рых формирует сигнал на одном выходе. Такой дешифратор назы­вается одноступенчатым или линейным.

Рисунок 2.31 - Схема линейного дешифратора

Выражение (2.12) можно реализовать в базисе И-НЕ, либо в базисе ИЛИ-НЕ.

Если число входов m и число выходов n дешифратора связаны соотношением n < 2^m, то некоторые входные наборы будут не опре­делены и дешифратор называется неполным. Примером неполного дешифратора является дешифратор преобразования двоичного кода 8421 в код "1 из 10". В этом случае 6 из 16 входных наборов не определены. Поэтому имеется возможность произвольным доопределением карт Карно и минимизировать ряд входных функций деши­фратора. При этом необходимо отметить, что в минимизированном варианте дешифратора не допускается подача на его вход всех возможных наборов кода 8421, так как в этом случае может одно­временно появиться 1 на двух входах. Например, при подаче на вход дешифратора кода 1011 одновременно появляются логические 1 на двух выходах P₃(V) и P₉(V). Таким образом, если на вход десятичного дешифратора будут подаваться только наборы от 0 до 9, можно использовать минимизированный вариант дешифратора, в противном случае, и именно при подаче на вход дешифратора любых из 2^m комбинаций, упрощение схемы дешифратора недопустимо и каждая из выходных функций должна быть определена полным набором входных переменных, при этом входные наборы от 10 до 15 не возбуждают ни один из его выходов

P₀(V) = P₁(V) = … = P₉(V) = 0.

Линейные схемы дешифратора обеспечивают одноступенчатое дешифрирование входных m-разрядных кодов с помощью m-входных логических элементов. Основным достоинством линейных дешифра­торов является минимальная задержка сигналов, определяется временем распространения их в логических элементах. При реализации линейного дешифратора для m переменных требуется (m - 1)2^m двухвходовых элементов "И". Эти схемы дешифраторов используются в наиболее быстродействующих цифровых системах. Однако с ростом разрядности входного кода m быстро нарастает нагрузка каждого из входов и количество корпусов ИМС для реализации дешифратора. Линейная структура обычно используется для построения дешифраторов при m ≤ 4.

Если число входов m > 4, то с целью уменьшения количества корпусов ИМС дешифраторы выполняются по многоступенчатой пирамидальной схеме.