Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
К1-12М_Агеева_1892ВМ10Я.docx
Скачиваний:
27
Добавлен:
25.11.2019
Размер:
249.39 Кб
Скачать

Конвейер dsp

При исполнении различных операций фазы конвейера DSP-ядра ELcore-30М имеют следующее содержание:

  1. Вычислительная операция:

    1. 1 фаза (А): Формирование адреса памяти программ.

    2. 2 фаза (F): Выборка инструкции из программной памяти.

    3. 3 фаза (D): Декодирование инструкции.

    4. 4 фаза (E): Формирование блокировок конвейера.

    5. 5 фаза (E1): Чтение данных из RF.

    6. 6 фаза (E2): Исполнение инструкции.

    7. 7 фаза (E3): Исполнение инструкции, запись данных в RF.

  1. Чтение из памяти данных:

    1. 1 фаза (А): Формирование адреса памяти программ.

    2. 2 фаза (F): Выборка инструкции из программной памяти.

    3. 3 фаза (D): Декодирование инструкции.

    4. 4 фаза (E): Формирование адреса памяти данных.

    5. 5 фаза (E1): Выдача адреса на память данных.

    6. 6 фаза (E2): Чтение из памяти данных в буферный регистр.

    7. 7 фаза (E3): Запись данных в RF.

  1. Запись в память данных:

    1. 1 фаза (А): Формирование адреса памяти программ.

    2. 2 фаза (F): Выборка инструкции из программной памяти.

    3. 3 фаза (D): Декодирование инструкции.

    4. 4 фаза (E): Формирование адреса памяти данных.

    5. 5 фаза (E1): Выдача адреса на память данных и запись в память данных.

  1. Запись в регистр RF:

    1. 1 фаза (А): Формирование адреса памяти программ.

    2. 2 фаза (F): Выборка инструкции из программной памяти.

    3. 3 фаза (D): Декодирование инструкции.

    4. 4 фаза (E): Формирование блокировок конвейера.

    5. 5 фаза (E1): Чтение данных из RF или регистра управления.

    6. 6 фаза (E2): Запись в RF.

  1. Запись в регистр управления:

    1. 1 фаза (А): Формирование адреса памяти программ.

    2. 2 фаза (F): Выборка инструкции из программной памяти.

    3. 3 фаза (D): Декодирование инструкции.

    4. 4 фаза (E): Чтение данных из RF.

    5. 5 фаза (E1): Запись в регистр управления.

При записи/чтении памяти данных арбитром могут вводиться дополнительные такты ожидания.

Структурная нотация

P(1892ВМ10Я) = {PRISC32(RISCore32), PNUMA(DELcore-30M), X(AMBA AXI), Peripherals}

  • PRISC32(RISCore32) – центральный процессор на основе ядра RISCore32

  • PNUMA(DELcore-30M) – DSP-кластер DELcore-30М

  • X(AMBA AXI) – коммутатор AXI Switch

  • Peripherals – Ethernet, 4 MFBSP, VPIN, VPOUT, 2 UART, MPORT, 2 Timer, WDT

PRISC32(RISCore32) = IP32[Cshi16KB – 32Rg32 – EP (CPU)– M128KB]

  • Cshi – кэш команд

  • Rg – регистры общего назначения

  • EP (CPU) – АЛУ

  • M – память

EP(CPU) = {BP32, FP32,64}

  • B – целочисленное устройство исполнения

  • F – устройство исполнения с плавающей точкой

PNUMA(DELcore-30M) = {2P̅(ELcore-30M) - DM}

  • P(ELcore-30M) – DSP-ядро

  • DM – память данных

DM = {M64Kx32(XYRAM), M32x64(XBUF)}

  • M(XYRAM) – память данных DSP-кластера

  • M(XBUF) - буфера обмена XBUF

P(ELcore-30M) = IP32[PM8Kx32 – 16Rg128 - EP(DSP)]

  • PM – память программ DSP-ядра

  • Rg – регистровый файл

  • EP (CPU) – АЛУ

EP(DSP) = {BP8,16,32,64, FP32,48}

  • B – целочисленное устройство исполнения

  • F – устройство исполнения с плавающей точкой