1.1 Контроль по модулю 2 (контроль по четности/нечетности)

Данный метод используют в основном для обнаружения ошибок, возникающих в данных при их передаче по каналам связи или при их хранении в запоминающих устройствах (ЗУ). Метод базируется на применении информационной избыточности и суть его состоит в следующем. Каждое двоичное слово А=a_m-1…a₁a₀, содержащее m информационных разрядов и подлежащее передаче по каналу связи или записи в ЗУ дополняется одним разрядом , именуемым контрольным. Причем, в контрольный разряд записывается 0 или 1 таким образом, чтобы сумма единиц в слове, включая и контрольный разряд, была четной при контроле по четности и нечетной при контроле по нечетности. Нетрудно убедиться в том, что сумма равна 1, если число единичных значений ее аргументов нечетное, и 0 если оно четное.

Таблица 1

а3а2а1а0	чет.	неч.
0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0     1 1 1 1	0 1 1 0 1  0	1 0 0 1 0  1

При этом справедливы следующие соотношения:

- при контроле по четности, - при контроле по нечетности,

В качестве примера в табл. 1 приведены значения контрольного разряда при контроле по четности (_чет.) и по нечетности (_неч.) для четырехразрядного информационного слова: А=а₃а₂а₁а₀.

П

а₀

а₁

а₂

а₃

олученный таким образом код А_к=а₃а₂а₁а₀именуют кодом с контролем по четности (нечетности). Возможности обнаружения ошибок для обоих вариантов абсолютно идентичны. В дальнейшем при всех передачах по каналам связи или записи в ЗУ слово передается вместе со своим контрольным разрядом. После передачи слова или считывании его из ЗУ вновь производится сложение разрядов кодовой комбинации по модулю 2 и проверяется, сохранилась ли четность (нечетность) суммы (четность/нечетность числа единиц в кодовом слове). Схема, поясняющая применение контроля по модулю 2 (контроля по четности), приведена на рис. 1.

Если при передаче кодового слова по каналу связи или при его хранении в ЗУ в нем возникнет одиночная ошибка (исказится любой один разряд), четность (нечетность) числа единиц в слове нарушается, что и обнаруживается схемой контроля. Код с контролем по четности (нечетности) позволяет также обнаруживать ошибки любой нечетной кратности (3, 5, …), но не выявляет ошибки четной кратности (2, 4, …).

Схемы, с помощью которых реализуются многовходовые операции“сумма по модулю 2” (М2) над разрядами некоторого двоичного слова называютсхемами свертки слова. На практике чаще используется многоярусная схема свертки пирамидального типа (рис. 2, а). На рис. 2, б представлен другой возможный вариант схемной реализации схем свертки – схема ступенчатого типа.

Схемы свертки выпускаются в составе серийных ИС. В качестве примера рассмотрим ИС К155ИП2 (рис. 3). К155ИП2 восьмиразрядная схема для проверки на четность или нечетность суммы единиц входного слова. Микросхема имеет два входа разрешения: четный ЕЕ (even enable) и нечетный ОЕ (odd enable). Эти входы должны получать разноуровневые логические сигналы. Соответственно данным из табл. 2 можно отображать на выходахЕ иО четность и нечетность суммы напряжением высокого или низкого уровня (низким или высоким уровнем). К примеру, активным напряжением высокого уровня на выходеЕ будет отображена четность кода, если на вход ЕЕ подать напряжение высокого уровня, а на входе ОЕ установить низкий (тогда на выходеО появится напряжение низкого уровня отображающее четность).

Если на входах I0I7код нечетный, на выходеО будет напряжение высокого уровня (на выходеЕ – низкий уровень). Если соединить входы ЕЕ и ОЕ подать на них напряжение высокого и низкого уровня, на выходахО иЕ получим инверсные логические уровни.

Проверить четность девятиразрядного слова можно, используя оба входа разрешения, между которыми следует включить инвертор. Для проверки четности числа высоких активных входных уровней девятый разряд данных следует присоединить к ОЕ, а от вывода ОЕ к ЕЕ подать сигнал через инвертор. Для проверки четности числа принятых активных низких уровней следует девятый разряд данных присоединить к ЕЕ, а сигнал от ЕЕ через инвертор подать на ОЕ. Наращивание длины слова обеспечивается за счет последовательного соединения микросхем ИП2, причем выходы Е иО предыдущей микросхемы надо соединить со входами ЕЕ и ОЕ последующей.

Таблица 2

Сумма высоких уровней на входах I0I7	Вход		Выход
	ЕЕ	ЕО	Е (четная)	О (нечетная)
Четная	В	Н	В	Н
Нечетная	В	Н	Н	В
Четная	Н	В	Н	В
Нечетная	Н	В	В	Н
*	В	В	Н	Н
*	Н	Н	В	В

* - при любых кодах на входах I0I7