
- •Расчётно-графическая работа по дисциплине тпкс на тему: "Поведенческое описание схемотехнических устройств на языке vhdl" Порядок выполнения работы
- •Содержание отчета по ргр
- •Задание №1
- •Задание №2
- •Задание №3
- •Задание №4
- •Задание №5
- •Задание №6
- •Задание №7
- •Задание №8
- •Задание №9
- •Задание №10
- •Задание №11
- •Задание №12
- •Задание №13
- •Задание №14
- •Задание №15
- •Задание №16
- •Задание №17
Задание №4
Разработать поведенческое описание на языке VHDL алгоритма работы вычитателя беззнаковых чисел.
Таблица 4 – Задание №4
Уровень I (0 – 5 баллов) |
|
Интерфейс устройства |
Вычитатель содержит асинхронный вход сброса Res, тактовый вход Clk, вход разрешения счёта Enable, входы уменьшаемого Operand1 [...] и вычитаемого Operand2 [...], выход результата Result [...], выход заёма Borrow. Разрядность входных операндов Operand1 [...], Operand2 [...] и выхода Result [...] вычитателя задаётся как статический параметр, значение которого должно быть не менее 4. |
Алгоритм работы |
Если на входе Res удерживается низкий уровень сигнала, то на выходах вычитателя устанавливается низкий уровень сигнала (независимо от состояния остальных входов). Если на входах Res и Enable удерживается высокий уровень сигнала, то вычитатель осуществляет вычитание чисел, поступающих на его входы, по заднему фронту импульса Clk. В случае, когда на вход Enable подается низкий уровень, вычитатель не производит вычитание и хранит результат последней операции. |
Уровень II (5 – 10 баллов) |
|
Интерфейс устройства |
Дополнительно вычитатель содержит вход Check и выход Parity контроля чётности вычисленного результата. |
Алгоритм работы |
Если на входе Check удерживается высокий уровень, то на выходе Parity устанавливается высокий (если количество единичных разрядов в полученном результате нечётно) либо низкий (если количество единиц чётно) уровень. Низкий уровень на входе Check никак не влияет на работу сумматора, а выход Parity в этом случае переводится в Z-состояние. |
Уровень III (10 – 15 баллов) |
|
Интерфейс устройства |
Дополнительно вычитатель содержит выход сравнения операндов Equal [...], разрядностью 2. |
Алгоритм работы |
После выполнения операции вычитания на этом выходе устанавливается значение в соответствии со следующими правилами: - 11, если оба входных операнда одинаковые; - 10, если значение на входе Operand1 [...] меньше; - 01, если значение на входе Operand2 [...] меньше; |
Задание №5
Разработать поведенческое описание на языке VHDL алгоритма работы синхронного счётчика со сквозным переносом.
Таблица 5 – Задание №5
Уровень I (0 – 5 баллов) |
|
Интерфейс устройства |
Счётчик содержит асинхронный вход сброса Res, асинхронный вход установки Set, счётный вход Clk, вход разрешения счёта Enable, выход Result [...]. Разрядность выходного сигнала Result [...] счётчика задается как статический параметр, значение которого должно быть не менее 4. |
Алгоритм работы |
Если на входе Res удерживается низкий уровень сигнала, то на выходе счётчика устанавливается низкий уровень сигнала (независимо от состояния остальных входов). Если на входе Set удерживается низкий уровень сигнала, то на выходе счётчика устанавливается высокий уровень сигнала (независимо от состояния остальных входов). Если на входах Res и Set одновременно удерживается низкий уровень, то выход счётчика переходит в Z-состояние. Если на входах Res, Set, Enable удерживается высокий уровень сигнала, то счётчик осуществляет насчёт импульсов, поступающих на его счётный вход по заднему фронту импульса. В случае, когда на вход Enable подается низкий уровень, счётчик прекращает насчёт импульсов и хранит своё текущее значение. |
Уровень II (5 – 10 баллов) |
|
Интерфейс устройства |
Счётчик должен дополнительно содержать вход Dir, который управляет направлением счёта. |
Алгоритм работы |
Если на входе Dir удерживается высокий уровень сигнала, то счётчик работает как вычитающий. Если на входе Dir удерживается низкий уровень сигнала, то счётчик работает как суммирующий. |
Уровень III (10 – 15 баллов) |
|
Интерфейс устройства |
Дополнительно счётчик содержит вход данных Data [...], разрядность которого равна разрядности самого счётчика, вход загрузки данных Load. |
Алгоритм работы |
Если на входе Load удерживается низкий уровень, то при каждом импульсе, поступающем на счётный вход Clk, в счётчик загружается значение, установленное на входе Data [...] независимо от состояния входа Enable. Высокий уровень на входе Load никак не влияет на работу счётчика. |