Многомагистральная структура мпс.
На рис. 1 приведена трехмагистральная структура, называемая также структурой с раздельными системными шинами. Адресное пространство данной структуры представляет собой не перекрывающиеся адресные пространства ПЗУ, ОЗУ и УВВ.
Адрес 1000h имеется в каждом из этих пространств. Подобную структуру имеют высокопроизводительные сигнальные процессоры (специализированные процессоры для обработки сигналов), а также мощные RISC-процессоры. Реализация многомагистральной архитектуры свойственна однокристальным системам, т.к. вывод многих шин из корпуса микроконтроллера сопряжен с техническими сложностями.
Рис. 1. Структура с раздельными системными шинами
Одномагистральные структуры.
Многие системы требуют возможности расширения имеющегося объема памяти за счет подключения к микропроцессору внешней памяти. Многомагистральные структуры не подходят для этой цели, поскольку требуют значительного увеличения количества выводов процессора, и усложнения схемы сопряжения шин с подключаемой памятью (нагрузочная способность, синхронизация и т.д.). В этом случае широко распространены одномагистральные структуры.
Различают одномагистральные МПС с многошинной структурой (или изолированной шиной) и МПС с общей шиной.
Структура с изолированными шинами.
Сходство процессов обмена информацией между процессором и памятью и между процессором и внешними устройствами позволяет объединить одноименные шины памяти и внешних устройств. Это ведет к сокращению числа выводов процессора, но исчезает возможность одновременного обмена информацией между процессором, памятью и внешними устройствами.
Чтобы указать, что обмен информации по шинам идет с памятью программ, памятью данных или с внешним устройством, в шину управления введены дополнительные управляющие сигналы: RAM - работа с памятью данных, СОМ - работа с памятью команд, I/O - работа с внешними устройствами. Этими сигналами шины как бы изолируются для памяти и внешних устройств.
Рис. 2. Структура МПС с изолированными шинами
На рис. 2 показана структура с изолированными шинами. Шины на рисунке показаны жирными линиями, в отличие от дополнительно введенных сигналов шины управления. Разрядность шин обозначается косой чертой с числом. На рисунке разрядность ША – 16, ШД – 8. Адресное пространство для структуры с изолированными шинами, изображённой на рис. 2, соответствует адресному пространству с раздельными шинами (рис. 3).
Рис. 3. Адресные пространства структуры с изолированными шинами
Для данной структуры адрес A1h имеется и в пространствах памяти, и в пространстве устройств ввода/вывода. Обращение к тому или иному устройству осуществляется при активности соответствующего сигнала управления (COM, RAM, I/O). Сигнал называется активным, если он вызывает соответствующее действие, например, запись или чтение. Неактивный сигнал не активизирует устройство. Напомним, что активный сигнал может иметь уровень как логической единицы (говорят о положительной логике), так и уровень логического нуля (при отрицательной логике). Если активный сигнал имеет уровень логического нуля, то он обозначается с чертой вверху, или знаком минус (-INT), или со знаком "диез" позади (INT#).
Для процессоров, приспособленных к данной структуре, обращение к памяти программ, памяти данных и к устройствам ввода/вывода осуществляется различными командами.
Разновидностью структуры с изолированными шинами является структура с изолированными шинами и мультиплексированием шин адреса и данных (шина адрес/данные (ША/Д)). Мультиплексирование применяется с целью уменьшения числа выводов у корпуса процессора, отводимых под эти шины. Для демультиплексирования (разделения) шин адреса и данных в шину управления введен дополнительный управляющий сигнал ALE и дополнительный внешний регистр адреса.
Рис. 4. Структура с изолированными шинами и мультиплексированием ША и ШД
В начальный момент процессор выставляет на ША/Д адрес и формирует сигнал ALE, по которому этот адрес записывается в регистр (RGA). На второй стадии процессор использует ША/Д в качестве ШД, определяя направление передачи данных по ней при помощи сигналов записи или чтения (ввода или вывода). На рис. 4 приведена структура с изолированными шинами и мультиплексированием шин адреса и данных.
Таким образом, основная особенность системы с многошинной организацией состоит в том, что для различных видов обмена информацией используются разные группы шин: одна группа шин для обмена с памятью, другая - для ввода-вывода. В этом случае адресные пространства памяти и УВВ разделены. Передача информации между МП и памятью обеспечивается командами обращения к памяти, а между МП и ВУ - командами ввода-вывода. Подобная структура шин позволяет оптимальным образом адаптировать протоколы обмена данными для каждого из указанных видов взаимодействия.