- •Электронное конструирование эвм Основы компоновки и расчета параметров конструкций
- •Введение
- •Глава 1. Тенденции развития средств вт
- •1.1. Поколения средств вт и их связь со степенью интеграции и уровнем развития микроэлектронной технологии.
- •1.2. Классификация функциональной структуры средств вт. Уровни компоновки и конструкции.
- •Глава 2. Основные компоновочные параметры логической схемы и конструкции
- •2.1. Общая характеристика компоновочных параметров.
- •2.2. Функциональный объем и степень интеграции.
- •2.3. Число внешних контактов.
- •2.4. Соотношение между числом входных и числом выходных внешних контактов.
- •2.5. Число каскадов элементов в логической схеме.
- •2.6. Нагрузочная способность логических цепей.
- •2.7. Индексация компоновочных параметров по уровням.
- •Глава 3. Соотношения взаимосвязи компоновочных параметров в логической схеме устройства эвм
- •3.1. Исходные соотношения. Правило Рента.
- •3.2. Системные аналитические соотношения.
- •3.2.1. Компоновочная модель логической схемы устройства. Описание модели, параметры и частные соотношения.
- •3.2.2. Методика анализа логических цепей
- •3.2.3. Системные соотношения статической модели. А. Базовое системное соотношение.
- •Б. Системное соотношение с измененным основным аргументом.
- •3.2.4. Системные соотношения динамической модели.
- •Глава 4. Основы компоновки элементов в логических схемах и особенности применения системных соотношений
- •4.1. Методы компоновки элементов в логической схеме
- •4.2. Базовый критерий компоновки
- •4.3. Принципы, критерии и законы системной взаимосвязи при матричных (классических) методах компоновки элементов
- •4.4. Сводная система соотношений, используемая для расчета компоновочных параметров элементов и устройств эвм при матричных (классических) методах компоновки
- •А. Базовые соотношения системной взаимосвязи:
- •Б. Частные соотношения системной взаимосвязи:
- •В. Формулы перевода характеристик структурного элемента в характеристики, выраженные в элэ:
- •Глава 5. Правила определения значений производных компоновочных параметров логической схемы
- •5.1. Правило определения числа логических цепей
- •5.2. Правило определения числа логических связей
- •5.3. Правило определения среднего числа связей в цепи
- •Глава 6. Коммутационные элементы многоуровневых конструкций устройств эвм и методы расчета их параметров
- •6.1. Характеристика основных положений по конструкции
- •6.2. Методика расчета средней длины связи
- •6.3. Правила расчета средней длины логической цепи и суммарной длины связей
- •6.4. Правила расчета плотности связей и трасс
- •6.5. Методика расчета трассировочной способности и числа логических слоев
- •Глава 7. Системное быстродействие элементов и устройств эвм и методика расчета его параметров
- •7.1. Параметры системного быстродействия
- •7.2. Методика расчета параметров системного быстродействия
- •Глава 8. Примеры практических расчетов компоновочных параметров логических схем и конструкций
- •8.1. Пример расчета основных компоновочных параметров логической схемы обрабатывающего устройства эвм
- •8.2. Пример расчета производных компоновочных параметров логических схем обрабатывающего устройства эвм
- •8.3. Пример расчета средней длины связи и средней длины логической цепи в конструкциях коммутационных элементов обрабатывающих устройств эвм
- •Продолжение таблицы 8.4.
- •8.4. Пример расчета суммарной длины связей и плотности трасс в конструкциях коммутационных элементов устройств эвм
- •Продолжение таблицы 8.5.
- •8.5. Пример расчета трассировочной способности и слойности коммутационных элементов устройств эвм
- •Продолжение 1 таблицы 8.6
- •Продолжение 2 таблицы 8.6
- •8.6. Пример расчета параметров системного быстродействия элементов и устройств эвм
- •Продолжение таблицы 8.9
- •Заключение
- •Литература
- •Содержание
- •Глава 1. Тенденции развития средств вт 5
- •Глава 2. Основные компоновочные параметры логической схемы и конструкции 10
Глава 7. Системное быстродействие элементов и устройств эвм и методика расчета его параметров
7.1. Параметры системного быстродействия
Быстродействие операционных устройств ЭВМ (напр., АЛУ процессора) определяется длительностью выполнения операций (арифметических, логических), характеризующей цикл обработки или обмена информацией в устройствах ЭВМ. В процессе выполнения операций информационный сигнал проходит по цепи преобразования информации, проходя через каскады логических элементов и линиям связи. Поэтому в цикле обмена или обработки информации полное время выполнения операции в устройстве, содержащем i‑уровней компоновки, (Т0) представляет собой сумму времен логического преобразования информации в логических элементах (Тлэ) и передачи информации по линиям связи (Тсв). В общем виде можно записать:
(7.1)
Первая составляющая времени выполнения операции Тлэ представляет собой сумму задержек прохождения сигнала только в каскадах логических элементов, входящих в логическую цепь преобразования информации, и в общем виде может быть представлена как:
, (7.2)
где:
лэi – время преобразования (задержки) сигнала в одном каскаде логических элементов (ЛЭ) на i‑м уровне;
hi – число каскадов элементов (каскадов ЛЭ, ФЭ, ФУ и т.д.) в цепи преобразования на i‑м уровне компоновки;
– произведение числа каскадов элементов по всем уровням компоновки, равное общему числу каскадов ЛЭ в цепи преобразования, выраженное числом ЭЛЭ и равное Нi = H.
С учетом понятия средней задержки в каскаде ЛЭ (применительно к модели, характеризующейся типовым средним значением лэ) выражение (7.2) может быть представлено в виде:
(7.3)
Вторая составляющая времени выполнения операции Тсв представляет собой сумму задержек сигнала в логических цепях между каскадами ЛЭ, ФЭ, ФУ и т.д., входящими в общую цепь преобразования информации, и с учетом различия параметров межкаскадных цепей по уровням компоновки устройства в общем виде может быть представлена как:
(7.4)
где:
Tсвi – суммарная задержка сигнала в логических цепях между каскадами элементов (напр., между каскадами ФЭ или ФУ) на i‑м уровне компоновки, входящих в цепь преобразования информации в устройстве;
tцij – время задержки сигнала в одной j‑й межкаскадной логической цепи на i‑м уровне компоновки устройства.
С учетом понятия модели логической цепи и средних значений ее параметров на соответствующих уровнях компоновки суммарное время задержки сигнала в межкаскадных цепях устройства, входящих в общую цепь преобразования информации, может быть представлено несколько упрощенным выражением:
(7.5)
или, учитывая, что hi = Hi /Hi-1, а для всего устройства Hi = H, получим:
(7.6)
где Нi-1 – число каскадов ЛЭ (выраженных в ЭЛЭ) в цепи преобразования информации на (i‑1) уровне компоновки устройства.
В результате полное время выполнения операции в устройстве составит:
(7.7)
или, поделив правую и левую части равенства на “H”, получим:
или (7.8) (7.9)
где ; . (7.10)
Параметры, входящие в выражение (7.9) являются основными системными параметрами устройства, характеризующие его быстродействие, в том числе на любом i‑м уровне компоновки. В частности, сюда относятся:
лэ – собственная (схемная) задержка логического элемента (или типовая задержка ЭЛЭ, применительно к его модели);
св – конструктивная задержка логического элемента в устройстве ЭВМ. Она представляет собой время задержки сигнала в линиях связи цепи преобразования информации, приходящееся на один каскад ЛЭ;
c – системная задержка логического элемента в устройстве ЭВМ, равная сумме схемной и конструктивной задержек. Она представляет собой время выполнения операции (или время прохождения сигнала по всей цепи преобразования информации), приходящееся на один каскад ЛЭ.
Логические элементы в устройствах ЭВМ, кроме понятия “время задержки”, характеризуются также понятием “быстродействие”. В соответствии с тремя видами задержки ЛЭ (лэ, св, c) различают три вида его быстродействия, представляющие собой параметры, обратные задержкам, а именно:
fлэ = 1/лэ – схемное быстродействие ЛЭ,
fсв = 1/св – конструктивное быстродействие ЛЭ,
fc = 1/c – системное быстродействие ЛЭ.
Каждый из приведенных видов быстродействия логического элемента представляет собой определенную характеристику быстродействия устройства в целом.
Так, если схемное быстродействие ЛЭ характеризует собственную частоту переключения самого логического элемента в устройстве, то конструктивное быстродействие ЛЭ косвенно характеризует быстродействие конструкции устройства, как в целом, так и на всех его структурных уровнях и отражает уровень плотности компоновки, плотности электромонтажа и степень интеграции элементов. Системное же быстродействие ЛЭ представляет собой комплексную (системную) характеристику ЛЭ, в которой учтены как параметры логических элементов, так и параметры конструкции устройства на всех его структурных уровнях. Поэтому приведенные выше параметры по задержке и быстродействию ЛЭ в устройстве являются одновременно и системными параметрами устройства, или параметрами системного быстродействия устройства.
При известных параметрах конструкции устройства, способах электромонтажа связей и параметрах элементной базы можно рассчитать значение конструктивной задержки ЛЭ и тем самым оценить достаточность быстродействия конструкции устройства. И наоборот, при заданном значении конструктивной задержки ЛЭ (или конструктивного быстродействия) можно расчетным путем сформулировать (и в дальнейшем обеспечить) требования к плотности компоновки, длинам связей, степени интеграции микросхем и др. Важное значение имеет возможность проведения оптимизации соотношения между конструктивным и схемным быстродействием, что широко используется при практическом проектировании конструкций ЭВМ.
Вместе с тем, следует отметить и другие аспекты понятия “быстродействие”. На практике, при проектировании конструкций электронных устройств, широко используют такие понятия как “функциональное” и “тактовое” быстродействие устройства. Эти виды взаимосвязаны и их характеристики определяются через параметры системного быстродействия.
Функциональное быстродействие (Fф) определяется общим временем прохождения сигнала от входа в устройство до выхода из него, т.е. соответствует полному времени обработки информации в устройстве Т0, и представляет собой отношение системного быстродействия ЛЭ (fс) к общему числу каскадов ЛЭ (H) в цепи обработки информации, т.е.:
(7.11)
Вместе с тем, полное время обработки информации в устройстве (Т0), характеризующееся общим числом каскадов ЛЭ (H), может быть разделено на “k” равных частей (машинных тактов), каждая из которых будет характеризоваться значительно меньшим, но равным числом каскадов ЛЭ (Нт) и временем обработки (Тт), т.е.:
; . (7.12)
Это обстоятельство предопределяет различие и связь понятий функционального (соответствующего полному времени обработки) и тактового (соответствующего частичному времени обработки – машинному такту) быстродействия устройства. Это означает, что тактовое быстродействие, аналогично функциональному, также взаимосвязано с системным быстродействием ЛЭ и представляет собой отношение последнего к числу каскадов ЛЭ в машинном такте, т.е.:
или (7.13) (7.14)
где k – количество машинных тактов в полном времени обработки информации, k = 1, 2, 3, …
Как видно из приведенных выражений, максимальному значению быстродействия устройства соответствует системное быстродействие ЛЭ, а минимальному – функциональное быстродействие. Тактовое быстродействие занимает промежуточное значение и зависит от числа каскадов ЛЭ в машинном такте. Все виды быстродействия являются одними из важных показателей технического качества устройства. Так, например, при одинаковой степени интеграции двух БИС меньшему значению числа каскадов H в одном из них будет соответствовать большее системное (fc) и большее функциональное (Fф) быстродействие, что может свидетельствовать о более высоких его технических характеристиках. Однако при этом не надо забывать о числе внешних контактов, которое может быть значительно большим в той конструкции БИС, где быстродействие выше.
Определение параметров как функционального, так и тактового быстродействия базируется в основном на расчете параметров, характеризующих системную задержку ЛЭ в устройстве. При этом особое значение имеет учет фактора многоуровневости его конструкции.
Приведенные выше формулы для определения конструктивной и системной задержки ЛЭ, а также параметров их быстродействия являются справедливыми для любого варианта компоновки устройства, что позволяет представить эти аналитические выражения, применительно к i‑му уровню компоновки, в новом виде, а именно:
, (7.15)
или (7.16)
При этом параметры соответствующего быстродействия можно представить в виде:
, , . (7.17) (7.18) (7.19)