25 Шифраторы и дешифраторы

Шифратор – это комбинационное устройство, преобразующее единичный сигнал на одном из входов в двоичный код, соответствующий номеру входа.

Рис. 95. Схема шифратора на элементах ИЛИ

код на логических элементах ИЛИ приведен на рис. 95.

На любой из входов шифратора X₀...X₉ через контакты можно подать напряжение, соответствующее логической единице. При этом на выходе шифратора формируется цифровой код, соответствующий номеру замкнутого контакта. На схемах шифратор обозначается буквами CD (от английского слова coder).

Дешифратором называют комбинационное устройство, преобразующее двоичный код на входе в единичный сигнал, появляющийся на том выходе, десятичный номер которого соответствует двоичному коду. На схемах дешифратор обозначается буквами DC (от английского слова decoder).

Дешифратор широко используется в качестве преобразователя двоичного кода в десятичный. Не останавливаясь на внутренней структуре дешифратора, рассмотрим примера его применения в схеме распределителя импульсов.

На основе счетчика и дешифратора строится распределитель импульсов, который поочередно формирует импульсы на его выходах.

Схема распределителя импульсов на 7 выходов и временные диаграммы его работы приведены на рис.96. Тактовые импульсы поступают на вход трехразрядного двоичного счетчика СТ . Двоичный код на выходе счетчика преобразуется дешифратором DC в импульс на одном из его выходов.

Рис. 96. Распределитель импульсов

Такой распределитель можно использовать, например, в схеме АЦП, приведенного на рис.69.

26 Мультиплексоры и демультиплексоры

Мультиплексором называется комбинированное устройство, имеющее несколько входов и один выход. Причем выход соединяется с одним из входов ( X₀, X₁...) в зависимости от двоичного кода на отдельных адресных входах ( A,B).

Пример мультиплексора на 4 входа показан на рис.93. На схемах он обозначается буквами MUX.

При A= B =0 двоичная информация на выход Y поступает с информационного входа X₀, при A= 1, B =0 - со входа X₁ и т.д.

Рис. 93. Схема и обозначение мультиплексора

Обратная задача решается с помощью демультиплексора, подключающего один вход к одному из нескольких информационных выходов. Пример демультиплексора на 4 выхода показан на рис.94. С помощью адресного кода, подаваемого на входы АВ, вход X подключается к одному из выходов Y₀ -Y₃.

Рис. 94. Схема и обозначение демультиплексора

27 Сумматор параллельного типа

Рассмотрим принцип работы сумматора, для чего вначале сравним суммирование двух десятичных и двоичных чисел А+ В:

По внешнему виду правила одинаковы:

1. Сложение производится поразрядно – от младшего разряда к старшему (справа налево);

2. В младшем разряде вычисляется сумма младших разрядов слагаемых А₀ и В₀. Эта сумма в данной системе счисления может быть записана однозначным числом S₀ , либо двухзначным числом P₀S₀ Число P₀ называют переносом в старший разряд или просто переносом.

3. Во всех последующих разрядах находится сумма этих разрядов слагаемых A_i и B_i , и при P_i-1 ≠0 к этой сумме добавляется перенос: результат сложения в i -ом разряде записывается в виде S_i или P_i S_i .

Сумматор – это комбинированное устройство, которое разряд за разрядом (начиная с младшего разряда) складывает «единицы» и «нули» первого и второго слагаемых. Таблица истинности для сложения двух одноразрядных двоичных чисел имеет вид:

А	В	Р	S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

Первые три операции может выполнить один элемент ИЛИ. Что же касается четвертого сочетания слагаемых (1+1), то здесь необходим перенос «единицы» в следующий разряд. Это реализуется с помощью нескольких логических элементов.

Работу одноразрядного сумматора иллюстрирует рис.98.

Оба слагаемых подаются не только на элемент ИЛИ, но одновременно еще и на элемент И₂, а с него на элемент НЕ. На рис.98 показаны в столбик все возможные варианты суммирования двух одноразрядных чисел. В первых трех случаях (0+0, 0+1, 1+0) элемент И₂ не переключается, так как на его входе нет двух единичных импульсов. А значит, в этих случаях на выходе инвертора будут логические единицы. Если на вход сумматора одновременно поступают два единичных импульса (1+1), то на выходе сумма (S ) будет ноль, а перенос Р примет значение логической единицы.

Рассмотренная схема может использоваться только для суммирования в младшем разряде и называется, поэтому полусумматором. Полусумматор обозначается на схемах буквами HS .

Рис. 98. Одноразрядный сумматор (полусумматор)

При суммировании двух многоразрядных чисел для каждого разряда (кроме младшего) необходимо использовать устройство, имеющее дополнительный вход переноса. Такое устройство называется полным сумматором (Рис.99).

Соединяя полусумматоры и полные сумматоры определенным образом, получают устройства для сложения нескольких разрядов двоичных чисел. Например, трехразрядный сумматор, показан на рис.100.

На выходах S₀ -S₂ формируется двоичный код суммы двух трехразрядных чисел A₂A₁A₀ и B₂B₁B₀, а на выходе P₂ формируется сигнал переноса, так как при сложении двух трехразрядных двоичных чисел может получиться четырехразрядное число.

Одноразрядные, двухразрядные и четырехразрядные сумматоры выпускают в виде интегральных микросхем. С целью наращивания разрядности суммируемых чисел микросхемы соединяют последовательно, для чего выход переноса соединяют с входом переноса микросхем, принадлежащим более высоким разрядам. У микросхемы, суммирующей младшие разряды чисел, вход переноса следует соединить с общим проводом.

Приведенный на рис.100 сумматор называется параллельным, поскольку информационные сигналы поступают на все входы одновременно. В параллельном сумматоре для каждого двоичного разряда нужен отдельный сумматор.