![](/user_photo/2706_HbeT2.jpg)
- •1. Роль и место систем Ввода/вывода и интерфейса в компьютере.
- •2. Структура и принципы организации взаимосвязи основных блоков компьютерных систем.
- •3. Основный принципы организации передачи информации в вычислительных системах.
- •4. Режим ввода-вывода: программный, с прерыванием, с пдп.
- •5. Структура и классификация интер. По способу соединения ………..
- •6. Структуры систем в/в.Их эволюция. Влияние на произ-ность работы комп.
- •7. Системные интерфейсы и шины расширения
- •8. Интерфейсы периферийных устройств.
- •9. Параллельный интерфейс – lpt-порт. Регистры порта. Режимы обмена.
- •10. Параллельный интерфейс – lpt-порт. Режим epp.
- •11. Параллельный интерфейс – lpt-порт. Режим ecp.
- •12. Последовательный интерфейс – Com-порт. Интерфейс rs-232c.
- •13. Последовательный интерфейс – Com-порт. Родственные преобразователи и уровни.
- •14. Беспроводные интерфейсы. Инфракрасный инт-с IrDa.
- •15. Беспроводные инт-сы. Радиоинтерфейс Bluetooth.
- •16. Шина usb, архитектура, принципы передачи информации, типы передаваемой информации.
- •17. Шина usb, форматы передаваемой информации, типы пакетов.
- •18. Шина FireWire, характеристики, сигналы, протокол ieee1394.
- •19. Интерфейс scsi, архитектура, основные сигналы. Фазы работы шины.
- •21. Интерфейс Fibre Channel.
- •22. Системные интерфейсы. Шина isa, ее архитектура, основный сигналы шины.
- •23. Шина isa, основные типы циклов шины. Протокол чтение-запись.
- •24. Шина pci, ее архитектура, назначение основных сигналов. Адресация устройств.
- •25. Шина pci. Выполнение транзакции, способы завершения транзакции. Транзакция записи (чтения).
- •26. Шина pci. Электрический интерфейс, слоты и карты pci. Конструктивы pci. Мосты pci.
- •27. Шина pci Express
- •28. Интерфейс agp.
- •29. Нгмд
- •30. Интерфейс ata/atapi. Разновидности интерфейса. Основные сигналы.
- •31. Интерфейс ata/atapi. Регистры устройства. Протоколы и режимы передачи. Конфигурирование устройств.
- •32. Интерфейсы pcmcia, pc Card, CardBus
- •33. Интерфейс Wi-Fi.
- •34. Общие вопросы электропитания и заземления. Гальваническая развязка. Интерфейсы блока питания pc.
- •35. Последовательный интерфейс SerialAta. Физический интерфейс. Регистры.
- •36. Интерфейсы и конструктивы твердотельных носителей информации. CompactFlash. SmartMedia Card. MultiMediaCard и Sequre Digital.
- •37. Интерфейсы клавиатуры Интерфейс клавиатуры
- •38. Интерфейсы графического манипулятора типа «мышь».
- •39. Интерфейсы графических адаптеров. Дискретный интерфейс rgb ttl. Аналоговые интерфейсы rgb
- •40. Интерфейсы графических адаптеров. Цифровые интерфейсы.
25. Шина pci. Выполнение транзакции, способы завершения транзакции. Транзакция записи (чтения).
Шина является синхронной — фиксация всех сигналов выполняется по положительному перепаду сигнала CLK. Номинальной частотой синхронизации считается 33 МГц, при необходимости частота может быть понижена. Во многих случаях частоту успешно разгоняют и до 41,5 МГц (половина типовой частоты системной шины 83 МГц). Начиная с версии 2.1 допускается повышение частоты до 66 МГц при согласии всех устройств на шине.
Номинальная разрядность шины данных — 32 бита, спецификация определяет и расширение разрядности до 64 бит. При частоте шины 33 МГц теоретическая пропускная способность достигает 132 Мбайт/с для 32-битной шины и 264 Мбайт/с для 64-битной; при частоте синхронизации 66 МГц — 264 и 528 соответственно. Однако эти пиковые значения достигаются лишь во время передачи пакета, а из-за протокольных накладных расходов реальная средняя суммарная пропускная способность шины оказывается ниже.
В каждой транзакции участвуют два устройства — инициатор обмена, он же ведущее (master) устройство, и ведомое (slave). Шина PCI все транзакции трактует как пакетные: каждая транзакция начинается фазой адреса, за которой может следовать одна или несколько фаз данных.
Каждая транзакция на шине должна быть завершена планово или прекращена, при этом шина должна перейти в состояние покоя (сигналы FRAME* и IRDY# пассивны). Завершение транзакции выполняется либо по инициативе ведущего устройства, либо по инициативе ПУ. Ведущее устройство может завершить транзакцию одним из следующих способов.
* Нормальное завершение ( Camletiori) выполняется по окончании обмена данными.
* Завершение по тайм-ауту (Time-out) происходит, когда во время транзакции у ведущего устройства отбирают право на управление шиной (снятием сигнала GNT#) и истекает время, указанное в его таймере Latency Timer. Это может случиться, если адресованное ЦУ оказалось непредвиденно медленным или запланирована слишком длинная транзакция. Короткие транзакции (с одной - двумя фазами данных) даже в случае снятия сигнала GNT# и срабатывания таймера завершаются нормально. Транзакция отвергается (Master-Abort), когда в течение заданного времени ведущее устройство не получает ответа ЦУ (DEVSEL*).
Транзакция может быть прекращена по инициативе ЦУ; для этого оно может ввести сигнал STOP*. Возможны три типа прекращения.
* Повтор (Retry) — сигнал STOP* вводится при пассивном сигнале TRDY* до первой фазы данных. Эта ситуация возникает, когда ЦУ из-за внутренней занятости не успевает выдать первые данные в положенный срок (16 тактов). Повтор является указанием ведущему устройству на необходимость нового запуска той же транзакции.
* Отключение (Disconnect) — сигнал STOP* вводится во время или после первой фазы данных. Если сигнал STOP* введен при активном сигнале TRDY* очередной фазы данных, то эти данные передаются и на том транзакция завершается. Если сигнал STOP* введен при пассивном сигнале TRDY*, то транзакция завершается без передачи данных очередной фазы. Отключение производится, когда ЦУ неспособно своевременно выдать или принять очередную порцию данных пакета.
* Отказ (Target-Abort) — сигнал STOP* вводится одновременно со снятием сигнала DEVSEL* (в предыдущих случаях во время появление сигнала STOP* сигнал DEVSEL* был активен). После этого данные уже не передаются. Отказ вводится, когда ЦУ обнаруживает фатальную ошибку или иные условия, по которым оно уже никак не сможет обслужить данный запрос. Использование трех типов прекращения вовсе не обязательно для всех ЦУ, однако любое ведущее устройство должно быть готово к завершению транзакций по любой из этих причин.
Цикл обмена на шине PCI