Задание 3

Привести УГО ИМС запоминающего устройства КР505РР1

Определить:

а) Назначение ИМС

б) Тип ЗУ

в) Количество ячеек памяти N.

г) Разрядность ячеек памяти – m, бит

д) Информационная ёмкость V

е) Указать сигналы на входе для считывания по адресу FA₍₁₆₎

а) КР505РР1 – интегральная микросхема (ИМС) постоянной памяти, предназначена для долговременного хранения, считывания и многократной перезаписи двоичной информации.

б

010111110

) согласно классификации цифровых элементов обозначение «РР» указывает, что ИМС представляет собой статическое ПЗУ со схемами управления и с возможностью многократного электрического программирования (EEPROM, ЭСППЗУ). Содержит накопитель матричного типа. Сохраняет информацию при отключении питания. Тип логики, используемый в серии КР505: МДП и pМОП-структуры. Условное обозначение показано на рисунке 2.

Рис. 2. УГО ИМС ППЗУ КР505РР1.

Назначение выводов:

X1-Y4 – адресные входы; X0 – младший разряд адреса, Y4 – старший разряд адреса.

Входы X – для дешифратора переключателя строк, входы Y для дешифратора переключателя столбцов.

DI (0 и 1) – ввод данных.

DO (0 и 1) – вывод данных.

– выбор микросхемы: 1 – режим хранения информации, 0 – запись/считывание информации.

– управляющий сигнал «запись/считывание». 0 – режим записи информации, 1 – режим считывания.

U – напряжение питания ИМС.

в) Количество ячеек памяти или количество хранимых двоичных слов определим по формуле N=2ⁿ. n – количество адресных входов блока A. Разрядность адресного слова n=9. Следовательно, N=2⁹=512.

г) Количество входов и выходов данных m=2. Следовательно, разрядность ячеек 2 бит.

д) Информационная ёмкость V=N*m=512*2 бит=1024 бит

е) Для того, чтобы считать из ячейки ППЗУ КР505РР1 по адресу FA₍₁₆₎ необходимо создать режим чтения, обеспечивающийся сигналами =0 и =1.

Для определения значения уровней логических сигналов на адресных входах, выполним преобразование из 16-ричной в 2-ю систему:

FA₍₁₆₎= 1111 1010 – 8 цифр соответствуют 8 первым входам А, на 9-й вход Y4 подаётся 0: Y4=0, Y3=1, Y2=1, Y1=1, X5=1, X4=1, X3=0, X2=1, X1=0.

Такие сигналы необходимо подать на входы А, чтобы считать 2 бита информации с выходов DO. Расставим их на УГО ППЗУ (рис. 2)

Задание 4

Микропроцессор КР580 ВМ80 выполняет фрагмент программы:

MVI B,25

MVI A,F4

ADD A

а) нарисуйте электронную схему и укажите её назначение

б) определите содержание каждой команды

в) укажите на структурной схеме узлы МП, которые участвуют в выполнении данного фрагмента

г) определите результат и запишите его в двоичной и 16-ричной системах

д) определите содержимое регистра флагов

е) Запишите код первой команды.

а) Микропроцессор KP580 BM80, представленный на рисунке 4, включает в себя следующие функциональные блоки:

- блок регистров;

- арифметически-логический блок;

- устройство управления (УУ);

- буферные схемы шины данных (БФД) и шины адреса (БФА).

Секция регистров включает шесть 16-разрядных регистров: W, Z, B, C, D, E, H, L: РС (программный счетчик) и SP (указатель стека). Шесть 8-разрядных регистров общего назначения составлены в пары регистров: B,C; D,E; H,L. Они могут быть использованы в программах как отдельные 8-разрядные регистры или как три 16-разрядных регистра (B,D,H).

Программный счетчик РС содержит текущий адрес памяти, к которому обращается программа. Содержание РС автоматически изменяется в течении каждого цикла команды. Указатель стека SР содержит адрес памяти, начиная с которого ее можно применять для хранения и восстановления содержимого программно- доступных регистров МП БИС. Указатель стека SP служит для работы со стековой памятью и определяет адрес последней занятой ячейки стека. Буферные регистры 0W,Z не являются программно доступными регистрами и используются для выполнения команд внутри МП БИС.

Рис. 4. Структурная схема МП КР580 ВМ 80

А – аккумулятор

БД, БА – буфер шины данных, шины адреса

БФА, БФPr – буферные регистры

ШД, ША, ШУ – шины данных, адреса и управления

АЛУ – арифметически-логическое устройство

Флаги – регистр признаков

ДК – схема десятичной коррекции

PгK – регистр команд

ДШК – дешифратор команд

MX – мультиплексор

B,C,D,E,H,L – регистры общего назначения

SP – указатель стека (16 бит)

PC – счётчик команд (16 бит)

PA– регистр адреса (16 бит)

Арифметически-логический блок выполняет арифметические и логические операции под воздействием устройства управления МП БИС. Он включает в себя 8-разрядное АЛУ, схему десятичной коррекции ДК, построенной на базе ПЗУ, 5-ти разрядный регистр признаков, аккумулятор А, буфер аккумулятора БФА и буферный регистр БФРг. Арифметически-логический блок позволяет осуществить арифметические операции сложения, вычитания, а также основные логические операции (И, ИЛИ, исключающее ИЛИ) и сдвиг. При проведении операции одно число всегда берется из буфера аккумулятора, а другое - из буферного регистра. По результату выполнения арифметико-логических операций АЛБ устанавливает в регистре признаков пять знаков.

Признак переноса (Carry - C) устанавливается в единицу, если при выполнении команд появляется единица переноса из старшего разряда.

Дополнительный признак переноса (Auxiliary carry - АС) устанавливается в единицу, если при выполнении команд возникает единица переноса из третьего разряда числа. Состояние разряда может быть проанализировано лишь командой десятичной коррекции числа.

Признак знака (Sign - S) в машинном слове можно представить числом от -128 до 127. В этом случае седьмой (старший) разряд числа - его знак. Единица в седьмом разряде при такой записи будет указывать на отрицательное число, а ноль- на положительное.

В разряд нулевого признака (Zero -Z) записывается единица, если при выполнении команды результат равен нулю.

В разряд признака четности (Parity - P) записывается единица, если при выполнении команды количество единиц в разрядах результата будет четным.

Регистр команд РгК и дешифратор команды ДШК используются в МП БИС для получения и дешифрации кода команды. При извлечении команды первый байт, содержащий ее код, помещается в регистр команды и поступает на дешифратор команд. Дешифратор совместно с устройством управления и синхросигналами Ф1 и Ф2 формируют управляющие сигналы для всех внутренних блоков МП БИС, а также его выходные сигналы управления и состояния.

Выполнение каждой команды производится в МП БИС в строго определенной последовательности, определяемой кодом команды, и синхронизируется во времени сигналами Ф1 и Ф2 тактового генератора.

Период синхросигналов CLK1 и CLK2 называется МАШИННЫМ ТАКТОМ (Т). Длительность машинного такта Т может быть установлена произвольно в диапазоне от 0.5 до 2 микросекунд.

При использовании МП БИС необходимо ясно представлять динамику его работы, т.е. на каких магистралях, в зависимости от каких управляющих сигналов и когда МП БИС будет выдавать ту или иную информацию. Это в дальнейшем поможет понимать работу схем, позволяющих согласовывать ее с различными периферийными устройствами микро-ЭВМ.

б) В выполнении фрагмента программного кода участвуют следующие регистры операционного устройства:

1. Регистр общего назначения B (при выполнении команды MVI B,25)

2. Аккумулятор (команды MVI A,F4; ADD A)

3. АЛУ – по команде ADD A, АЛУ выполняет суммирование содержимого аккумулятора самого с собой.

в) По мнемокоду каждой команды определяем содержимое выполняемой операции.

1. MVI B,25 –занесение второго байта, то есть числа 25₁₆ в регистр общего назначения B.

2. MVI А,F4 – занесение числа F4₁₆ в аккумулятор.

3. ADD A – суммирование содержимого аккумулятора с байтом данных, хранящемся в регистре A (аккумуляторе). Результат сложения остаётся в аккумуляторе.

А=А+А

4. Проанализируем результат сложения:

Число F4₁₆ – занимает 8 бит и переносится в аккумулятор. Затем к нему прибавляется это же число F4₁₆. Результат сложения примет вид:

F4₁₆+F4₁₆ =1111 0100₂ + 1111 0100₂ =…

1111 0100

+ 1111 0100

____________

1 1110 1000

CF| SF=0

В 8-бином аккумуляторе остаётся результат 1110 1000 =E8₁₆

Рассмотрим флаги результата:

Флаг нуля ZF=0, так как результат не равен 0

Флаг переноса CF=1, так как есть перенос из восьмого разряда в 9-й.

Флаг знака SF=1, так как 8-й бит результата равен 1.

Флаг межтетрадного переноса ACF равен 0, так как нет переноса из 4-го разряда в 5-ый.

Флаг паритета (чётности) PF =1, так как количество единиц в результате хранящемся в аккумуляторе равно 4 – чётное число.

Таблица регистров флагов примет вид:

SF ZF ACF PF CF

1

0

0

0

0

1

1

1

=8716

5. Запишем код первой команды MVI B,25.Команда является двухбайтовой.

1-й байт 06₁₆, 2-й байт – это число 25₁₆