- •Ответы на экзаменационные вопросы по асвт.
- •История создания эвм. Архитектура Фон Неймана.
- •Единица информации и ее производные.
- •Единица адресуемой памяти. Полуслово, слово, Двойное слово.
- •Виды памяти и ее физическая реализация.
- •Ascii code; кои-8, Альтернативная кодировка. Структура, состав.
- •Архитектура системной платы. Основные элементы, необходимые для запуска компьютера. Основные номиналы напряжения и модули электропитания современного компьютера.
- •Шина pci
- •Шина pci-e
- •Шина usb
- •Синхронизация системы
- •Шина agp
- •Технология Plug and Play, распределение адресного пространства.
- •Архитектура микропроцессоров. Risc; cisc; misc процессоры.
- •Микропрограммная структура процессора
- •Технологии оптимизации выполнения операций микропроцессора. Продвижение данных, Предсказание переходов, Исполнение по предположению.
- •Поколения процесcоров i80x86
- •Cкалярная и суперскалярная архитектура микропроцессоров.
- •Конвейерная обработка операций в микропроцессоре.
- •Программная модель 16 разрядных микропроцессоров
- •Формирование физического адреса в реальном режиме микропроцессора.
- •Структура регистра флагов
- •Программная модель 32 разрядных процессоров
- •Регистры общего назначения в 32 разрядных процессорах.
- •Роль сегментных регистров в защищенном режиме работы микропроцессора
- •Управляющие регистры микропроцессора
- •Тестовые регистры микропроцессора
- •Адресация оперативной памяти в защищенном режиме
- •Страничная организация памяти
- •Стековая организация памяти
- •Распределение адресного пространства в реальном режиме процессора
- •Распределение адресного пространства в защищенном режиме процессора
- •Основные понятия защищенного режима
- •Соотношение уровней привилегий источника и приемника в защищенном режиме
- •Передача управлений между уровнями привилегий
- •Прерывания и исключения
- •Организация прерываний в защищенном режиме процессора
- •Физическая организация оперативной памяти, технология исполнения и классификация устройств.
- •Логическая организация памяти
- •Организация динамического озу
- •Типы динамической памяти
- •Биос распределение адресного пространства и отображение в оперативную память
- •Архитектура и назначение таймера
- •Часы реального времени и cmos память
- •Подсистема прямого доступа к памяти (dma)
- •Подсистема прерываний, организация прерываний.
- •Физическая организация накопителей на магнитных дисках
- •16 Разрядная система счисления
- •Логическая структура жестких магнитных дисков
- •Преодоление барьера 528 мб. LBa; echs
- •Логическая структура разделов жесткого диска.
- •Физическая организация оптических дисков
- •Логическая организация оптических дисков
- •Управление накопителями жестких дисков. Интерфейсы ide; sata
- •Scsi интерфейс
- •Raid массивы, организация, виды.
- •Файловая система
Шина agp
AGP (Accelerated Graphic Port) - ускоренный графический порт, разработанный на базе шины PCI 2.1. Этот порт представляет собой 32- разрядную шину с тактовой частотой 66 МГц (точнее, 66,66...), по составу сигналов напоминающую шину PCI. Чипсет связывает AGP с памятью и системной шиной процессора, не натыкаясь на ставшую уже «узким местом» шину PCI.
Порт AGP может работать как в своем «естественном» режиме с конвейеризацией и сдвоенными передачами, так и в режиме шины PCI. В конвейеризированном режиме, в котором начало цикла отмечается сигналом РГРЕ#, возможны только обращения к памяти. В режиме PCI циклы начинаются с сигнала FRAME# и обращения возможны как к пространству памяти, так и пространству ввода/вывода и конфигурационному пространству. Слот AGP является достаточным для подключения дисплейного адаптера, так как кроме собственно AGP, в него заложены и сигналы шины USB, которую предполагается заводить в монитор. Внешне карты с портом AGP похожи на PCI, но у них используется разъем повышенной плотности с «двухэтажным» (как у EISA) расположением ламелей, и сам разъем располагается несколько дальше от задней кромки платы, чем разъем PCI.
Технология Plug and Play, распределение адресного пространства.
Для программного распределения системных ресурсов компаниями Intel и Microsoft была выработана спецификация "Plug and Play ISA Specification (РпР)" (версия 1.0a опубликована в мае 1994 года). Авто конфигурирование устройств (слотов) шины PCI ориентировано на технологию Plug and Play и выполняется достаточно просто с использованием специального конфигурационного пространства.
Конфигурирование в системе РпР состоит из следующих шагов:
1) Производится изоляция одной карты от всех остальных.
2) Карте назначается CSN (Card Select Number).
3) С карты считываются данные о сконфигурированных и поддерживаемых ресурсах.
Архитектура микропроцессоров. Risc; cisc; misc процессоры.
Под архитектурой процессора понимается его программная модель, то есть программно-видимые свойства. В пособии рассматривается детально архитектура IA-32 (Intel Architecture 32 bit) - архитектура 32-разрядных процессоров семейства i80x86. Под микроархитектурой понимается внутренняя реализация этой программной модели. Для одной и той же архитектуры IA-32 разными фирмами и в разных поколениях применяются существенно различные микроархитектурные реализации, при этом, естественно, стремятся к максимальному повышению производительности (скорости исполнения программ).
- RISC (Reduced Instruction Set Computer) - процессоры с сокращенной системой команд. Эти процессоры обычно имеют набор однородных регистров универсального назначения, причем их число может быть большим. Система команд отличается относительной простотой, коды инструкций имеют четкую структуру, как правило, с фиксированной длиной. В результате аппаратная реализация такой архитектуры позволяет с небольшими затратами декодировать и выполнять эти инструкции за минимальное (в пределе 1) число тактов синхронизации. Определенные преимущества дает и унификация регистров.
- CISC (Complete Instruction Set Computer) - процессоры с полным набором инструкции. Состав и назначение их регистров существенно неоднородны, широкий набор команд усложняет декодирование инструкций, на что расходуются аппаратные ресурсы. Возрастает число тактов, необходимое для выполнения инструкций.
- MISC (Multipurpose Instruction Set Computer): представляет собой объединенные RISC CPU с микропрограммно-управляемым ПЗУ, объединение возможно как в одном корпусе, так и в различных. Основная часть (host), в качестве которой является RISC CPU, выполняет обычные команды за один такт, а расширенные команды преобразуются в адрес микропрограммы, которые уже дешифрованы. Реализация MISC CPU на двух кристаллах позволяет расширить место для микропроцессорных регистров.