- •1. Физические форма представления информации в эвм
- •2. Основные понятия математической логики
- •3. Основные логические элементы и принципы их действия.
- •4. Понятие о системе элементов
- •5. Интегральные комплексы элементов (ртл, дтл, ттл и др.)
- •Понятие триггера. Асинхронный и синхронный триггер
- •Тема шины: общие сведения об информационных потоках
- •Тема шины: эволюция структур взаимосвязей.
- •Общие сведения о шинах эвм.
- •Иерархия шин эвм. Типы шин эвм.
- •Физическая реализация шин (механические и электрические аспекты).
- •Понятие мультиплексированная шина.
- •Структуры вм и вс.
- •Перспективы совершенствования вм и вс. Принципы развития сбис.
- •Перспективы исследования в области архитектуры эвм.
- •16 Общая характеристика системы памяти эвм
- •17. Организация микросхем памяти. Элементы памяти. Понятие регенерация
- •18 Стековая и кэш память
- •19 Программная модель цп 8086. Назначение регистров применение команд
- •20 Принцип адресации памяти компьютера.
- •[Править] Способы адресации
- •21. Понятие параллелизм вычислений
- •22. Становление и эволюция вт. Понятия вм, вс, структура и архитектура эвм.
- •Процессоры фирмы Intel (разрядность, тактовая частота, адресное пространство, число элементов, модели процессоров). Реализация принципа адресации памяти с помощью дескрипторных регистров.
- •24. Закон Амдала
- •25. Конвейеризация вычислений
- •26. Вычислительные системы класса simd(векторные, матричные, ассоциативные, систолические).
- •27. Вычислительные системы класса mimd(симметричные, кластерные вс, системы с массовым
- •28. Классификация компьютеров параллельного действия.
- •29.Биологический нейрон.
- •30.Перцептрон.
- •31.Нейрокомпьютеры.
Понятие триггера. Асинхронный и синхронный триггер
Триггер-это элементарный автомат, который имеет два устойчивых состояния: одно из них обозначается как состояние нуля(0), а другое- как состояние единицы(1). Физически каждому состоянию соответствуют два устойчивых значения выходного сигнала(логического «0» и логического «1»). При воздействии внешних управляющих сигналов схема триггера может скачкообразно переключаться, изменяя значения выходных сигналов. Триггер применяется для хранения значения логической переменной или значения одноразрядного двоичного числа.
Классификация триггеров. Они классифицируются на несколько типов в зависимости от принципа их работы и целевого назначения. Имеется классификация по способу управления и по способу организации логических связей.
По способу управления триггеры подразделяются на два класса: синхронизируемые и несинхронизируемые(асинхронные). Синхронизируемые триггеры снабжаются вспомогательными входами синхронизации, которые разрешают переключение триггеров при наличии на этом входе соответствующего сигнала.
По способу организации логических связей триггеры классифицируются на следующие типы: RS- с раздельной установкой состояний «1» и «0»; Т-со счетным входом, когда каждый входной сигнал переключает триггер; D – с приемом информации по одному входу; JK (универсальный)- совмещает в себе свойства D,RS и Т триггеров.
Основные обозначения. Выходы триггера имеют обозначения Q без инверсии(прямой выход) и с инверсией( инверсный выход). Триггеры имеют различные типы входов и они имеют такие обозначения:
R (от англ. Reset) - раздельный вход установки в состояние нуля(0);
S (от англ. Set )- раздельный вход установки в состояние 1;
K - вход установки универсального триггера в состояние 0;
J - вход установки универсального триггера в состояние 1;
T - счетный вход, когда триггер переключается от каждого сигнала;
D (от англ. Delay) - информационный вход установки триггера в состояние. соответствующее логическому уровню на этом входе;
C – управляющий(синхронизирующий)вход
Асинхронные триггеры. Они имеют название RS – триггеров и могут быть построены на элементах И-НЕ (рис.3) и на элементах ИЛИ – НЕ(рис2).
Рис.3
При рассмотрении триггеров нужно уметь записать 1 и записать 0. Если верхний выход символ. Равен 1, то триггер находится в единичном состоянии.
Q=1 и =0
Если Q=0, то триггер находится в нуле;
Запись 1: Q=0
Для этого S=0 и R=1 не должно быть или равно 1;
Рис.2
Триггер построен на элементах ИЛИ-НЕ
Запись1:
Q=1, тогда S=1, R=0;
Синхронные триггеры.
Такие триггеры имеют схемы управления на элементах И-ИЛИ И-НЕ.
Обязательно имеется вход согласования(синхронизации) входов S и R.
На вход С обычно подается импульс.
Запись 1:
(рис.4)на левый триггер S=1, C=1, R=0 ,тогда Q=1;
Рис.4б
Схема управления на И-НЕ
Запись 1:
S=1, C=1, выход И-НЕ=0, триггер переключится в 1(Q=1).В услов. изображении S и R не имеют на входах символы инверсии. Поэтому запись Q=1 выполняется при S=C=1 и R=0;
Запись 0: Q=0, R=C=1 , S=0;
D-триггер. Синхронный триггер с одним информационным входом получил название D- триггера.(Рис.5).Микросхема К155ТМ2
В ней 2 D-триггера с асинхронными входами R и S. Запись 0 или 1 выполняется 2 способами:
По синхронным входам
По асинхронным входам
При записи по синхронным входам D и С, R и Sвходы не должны мешать, поэтому нужно подавать R=S=1; при записи по входам R иS, входы D и C не мешают.
Двухступенчатые триггеры. Они находят широкое применение в цифровой технике. Такие триггеры содержат две синхронные триггерные структуры (Рис.6):
Один триггер носит название ведущий, а второй ведомый.
Такие триггеры работают в два этапа: в начале выполняется запись на ведущий триггер, а потом с него переписывается на ведомый, по переднему фронту идет запись на ведущий, а по заднему на ведомый.
На рис.7 показана принципиальная схема 2-х ступенчатого синхронного RS- триггера.
По рисунку 7 элемент 5 меняет фронты при С=1 идет запись на ведущий триггер С=1 после элемента 5 равно 0, тогда выходы эл.3 и эл.4 равны 1 и ведомый триггер(выходной) не меняет состояние(хранит предыдущее). При С=0 выход эл.5 равен 1-является условным прохождения выходов ведущего триггера через элементы 3 и 4,для записи на ведомый(выходной) триггер.
По рис8.
Сделаны обратные связи. Получается JK- триггер. На рис.8 показано по одному J,K входам. В реальных микросхемах по 3 входа (микросхема К155ТВ1).
На рис. 9 и 10 показано получение из JK триггера соответственно D иT-триггеров.
Т-триггер-это такой триггер, который всегда переключается под импульсом, подаваемым на вход С. В это время по рис.10 J=K=1.
По рис.7(1).Здесь приведена полная схема 2-х ступенчатого триггера.
Рис.8(1) имеет обратные связи и асинхронные входы S0 и R0, но отсутствует элемент 9. Роль эл. 9 выполняют эл.1 и эл.2 по очереди.
Диаграмма работы триггера.
Рассмотрим диаграмму по рис.7(1).В диаграмме нужно отражать запись 1 и 0;