4.1.2 Рассмотрим тактируемые триггеры.
На входы логического элемента или устройства сигналы не всегда поступают одновременно, так как перед этим они могут проходить через разное число элементов, не обладающих к тому же одинаковой задержкой. Это явление описывают как состязания или гонки сигналов. В результате в течение некоторого времени на входах создается непредвиденная ситуация: новые значения одних сигналов сочетаются с предыдущими значениями других, что может привести к ложному срабатыванию элемента (устройства). Последствия гонок можно устранить временным стробированием. когда на элемент, кроме информационных сигналов, подаются тактирующие (синхронизирующие) импульсы, к моменту прихода которых информационные сигналы заведомо успевают установиться на входах.
Тактируемый триггер. кроме информационных входов, имеет синхронизирующий (тактирующий, тактовый) вход; сигналы на информационных входах воздействуют на такой триггер только с поступлением сигнала на синхронизирующий вход.
D-триггер. В RS-триггерах для записи логического нуля и логической единицы требуются разные входы, что не всегда удобно. При записи и хранении данных один бит может принимать значение, как нуля, так и единицы. Для его передачи достаточно одного провода. Сигналы установки и сброса триггера не могут появляться одновременно, поэтому можно объединить эти входы при помощи инвертора, как показано на рисунке 4.7.
S >с |
т |
|
|
R |
|
Рисунок 4.7 - Схема D-триггера
Такой триггер получил название D-триггер. Название происходит от английского слова delay - задержка. Конкретное значение задержки определяется частотой следования импульсов синхронизации. Условно-графическое обозначение D-триггера на принципиальных схемах приведено на рисунке 4.8.
D
ТТ
Q
>v
Q
т
Рисунок 4.8. Условно-графическое обозначение D-триггера (защелки) Таблица истинности для D-триггера приведена ниже. Как видно из этой таблицы, этот триггер способен запоминать по синхросигналу и хранить один бит информации.
С |
D |
Q(t) |
Q(t + D |
Пояснения |
0 |
X |
0 |
0 |
Режим хранения |
0 |
X |
1 |
1 |
|
1 |
0 |
X |
0 |
Режим записи |
1 |
1 |
X |
1 |
D-триггеры называются триггерами, работающими по уровню. Ещё одно название таких триггеров, пришедшее из иностранной литературы - триггеры-защёлки. Легче всего объяснить появление этого названия по временной диаграмме, приведенной на рисунке 4.9.
)D |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
.с ! |
|
1 Г i i i i i i |
! 1 1 |
||||
1 1 1 i i i i i i i i i |
|
||||||
(Q ! |
i 1 1 i i i |
i |
|
t |
|||
|
|
|
|
|
|
||
пре; СОС1 |
№Щу1 ГОЯНИ |
дее е |
"прозрач! |
-юсть |
п |
"защелюг входной сигнал |
t утый' |
Рисунок 4.9 - Временная диаграмма D-триггера
По этой временной диаграмме видно, что триггер-защелка хранит данные на выходе только при нулевом уровне на входе синхронизации. Если на вход синхронизации подать активный высокий уровень, то напряжение на выходе триггера будет повторять напряжение, подаваемое на вход этого триггера.
Входное напряжение запоминается только в момент изменения уровня напряжения на входе синхронизации С с высокого уровня на низкий уровень. Входные данные как бы "защелкиваются" в этот момент, отсюда и название - триггер-защелка.
Принципиально в этой схеме входной переходной процесс может беспрепятственно проходить на выход триггера. Поэтому там, где это важно, необходимо сокращать длительность импульса синхронизации до минимума. Чтобы преодолеть такое ограничение были разработаны триггеры, работающие по фронту.
Фронт сигнала синхронизации, в отличие от высокого (или низкого) уровня, не может длиться продолжительное время. В идеале длительность фронта равна нулю. Поэтому в триггере, запоминающем входную информацию по фронту не нужно предъявлять требования к длительности тактового сигнала.
Триггер, запоминающий входную информацию по фронту, может быть построен из двух триггеров, работающих по потенциалу. Сигнал синхронизации будем подавать на эти триггеры в противофазе. Схема такого триггера приведена на рисунке 4.10.
Q
ТТ
D
D
Q
TTQ
Q,
Q
т
Рисунок 4.10. Схема D-триггера работающего по фронту. Временные диаграммы приведены на рисунке 4.11. На этих временных диаграммах обозначение Q' соответствует сигналу на выходе первого триггера. Так как на вход синхронизации второго триггера тактовый сигнал поступает через инвертор, то когда первый триггер находится в режиме хранения, второй триггер пропускает сигнал на выход схемы. И наоборот, когда первый триггер пропускает сигнал с входа схемы на свой выход, второй триггер находится в режиме хранения.
Г |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
.с |
|
|
|
|
|
t |
|
|
|
|
|
||||
|Q' |
|
—t— i i i i |
|
t |
|||
|
|
|
. |
|
|||
|С |
|
i 1 |
|
|
|
t |
|
|
|
|
|
|
|
||
iQ |
|
i i— i i i i |
|
1 г— , 1 |
|||
|
|
1 1 i i i i |
|
|
1 1 i i i i i i |
||
njpe; |
1ЫДУ1 |
I цее с |
i 1 остояние |
i |
i |
1 Новое состоя |
t ние |
Рисунок 4.11 - Временные диаграммы D-триггера. Обратите внимание, что сигнал на выходе всей схемы в целом не зависит от сигнала на входе Q' схемы. Если первый триггер пропускает сигнал данных со своего входа на выход, то второй триггер в это время находится в режиме хранения и
поддерживает на выходе предыдущее значение сигнала, то есть сигнал на выходе схемы тоже не может измениться.
JK - триггер. Таблица истинности JK-триггера практически совпадает с таблицей истинности синхронного RS-триггера. Для того чтобы исключить запрещённое состояние, схема триггера изменена таким образом, что при подаче двух единиц JK-триггер превращается в счётный триггер. Это означает, что при подаче на тактовый вход С импульсов JK-триггер изменяет своё состояние на противоположное.
С |
К |
J |
Q(t) |
Q(t + D |
Пояснения |
|||||||||||||
0 |
X |
X |
0 |
0 |
Режим хранения |
|||||||||||||
0 |
X |
X |
i |
i |
||||||||||||||
|
0 |
0 |
0 |
0 |
||||||||||||||
|
0 |
0 |
i |
1 |
||||||||||||||
|
0 |
1 |
0 |
1 |
Режим установки единицы J=l |
|||||||||||||
|
0 |
1 |
1 |
1 |
||||||||||||||
|
1 |
0 |
0 |
0 |
Режим записи нуля К 1 |
|||||||||||||
|
1 |
0 |
1 |
0 |
||||||||||||||
|
1 |
1 |
0 |
1 |
K~J=1 счетный режим |
|||||||||||||
|
1 |
1 |
1 |
0 |
||||||||||||||
)дин i |
13 eapi |
гантов |
схемы. |
К-триггера г |
фиведен на рисунке 4.12. |
|||||||||||||
[ |
|
|
|
|
|
|
|
|
|
|||||||||
& |
|
S >с R |
Т |
Q |
Q |
s >с R |
т |
Q- |
Q |
|
||||||||
j — |
|
|
|
|
||||||||||||||
С |
|
|
|
ц |
|
|
|
|||||||||||
к — |
& |
|
Q |
|
||||||||||||||
|
|
|
с |
Г |
|
|
|
|||||||||||
|
|
|
о— |
|
|
|
|
|||||||||||
Рисунок 4.12 - схема JK-триггера.
Для реализации счетного режима в схеме, приведенной на рисунке 4.12, введена перекрестная обратная связь с выходов второго триггера на входы R и S первого триггера. Благодаря этой обратной связи на входах R и S никогда не может возникнуть запрещенная комбинация.
Приводить временные диаграммы работы JK-триггера не имеет смысла, они совпадают с приведёнными ранее диаграммами RS- и Т-триггера. Условно-графическое обозначение JK-триггера приведено на рисунке 4.13.
ТТ
Q
R
Q
О
Рисунок 4.13. Условно-графическое обозначение JK-триггера.
Синхронизирующие входы триггера могут быть статическими и динамическими.
Статический вход не теряет своего управляющего действия, пока на нем присутствует
тактовый импульс. В присутствии тактового импульса эти триггеры будут менять свое
состояние при каждой смене комбинаций логических потенциалов на входах S и R.
Динамический синхровход воздействует на состояние выходов триггера в момент своего появления (передним фронтом) или окончания (задним фронтом).
Тактируемый (синхронный) триггер обычно имеет дополнительные асинхронные входы, но которым он вне зависимости от сигнала на тактовом входе переключается в состояние 1 (по входу S) или в 0 (по входу R). Такие входы называют не тактируемыми или асинхронными.
Триггер Шмитта. Этот триггер особенный в семействе триггеров: он имеет один вход, один выход и не обладает свойствами запоминающего элемента. Триггер содержит два инвертора, охваченных положительной обрагной связью, за счет чего выход схемы может изменять свое состояние лавинообразно. Схема триггера Шмитта представлена на рисунок 4.14.
-С
Л
Рисунок 4.14 - Схема триггера Шмитта и условное графическое обозначение.
На выходе инвертора потенциал с логическим 0 на логическую 1 изменяется при большем входном напряжении, чем при изменении с логической 1 на логический 0. Поэтому схема (рисунок 4.14) обладает гистерезисом (рисунок 4.15). Это позволяет использовать ее в качестве формирователя прямоугольных импульсов из входного напряжения, в частности, из гармонического.
lb*
Рисунок 4.15 - Амплитудо-временные характеристики с петлёй гистерезиса.
Фазовая траектория (статическая характеристика) триггера Шмитта представляет собой прямоугольную петлю гистерезиса. Она и позволяет использовать триггер в качестве формирователя прямоугольных импульсов из входного напряжения, в частности, из синусоидального. Неоднозначность статической характеристики позволяет утверждать, что триггер Шмитта, как и другие триггеры обладает свойством памяти — его состояние в зоне неоднозначности определяется предысторией - ранее действовавшим входным сигналом.