- •2. Классификация микропроцессорных систем (по назначению, по разрядности, по способу управления, по конструктивно-технологическим признакам);
- •3. Применение микропроцессорных систем (по выбору студента);
- •4. Архитектура микропроцессорных систем;
- •Организация подсистемы обработки информации;
- •Структура простейшей обрабатывающей части мп и порядок её функционирования (на примере выполнения команды пересылки);
- •Организация управления процессом обработки информации. Жёсткое и микропрограммное управление;
- •Принстонская архитектура микропроцессорных систем (машина Фон-Неймана);
- •Гарвардская архитектура микропроцессорных систем;
- •Блочная структура микропроцессорной системы, её достоинства и недостатки;
- •Шинная структура микропроцессорной системы, её достоинства и недостатки;
- •Структура памяти микропроцессорных систем; ???
- •Характеристики систем полупроводниковой памяти;
- •Цикл чтения из микросхем озу и его временная диаграмма;
- •Цикл записи в микросхему озу и его временная диаграмма;
- •Микросхемы озу статического типа;
- •Типы статической памяти
- •Асинхронная статическая память
- •Синхронная статическая память
- •Конвейерная статическая память
- •Микросхемы озу динамического типа и её регенерация;
- •Схемная реализация системы памяти;
- •Страничная организация памяти;
Цикл чтения из микросхем озу и его временная диаграмма;
Вар 1.
Для чтения информации из памяти надо выставить код адреса читаемой ячейки и подать сигналы –CS и –OE (если он имеется). Сигнал -WR в процессе чтения должен оставаться пассивным (равным единице). В некоторых микросхемах памяти (называемых нетактируемыми, например, К155РУ7, КР541РУ2, HM62256) можно держать активным (нулевым) сигнал –CS для всех читаемых адресов. В других микросхемах (называемых тактируемыми, например, КМ132РУ10, К537РУ8) необходимо подавать свой импульс –CS для каждого читаемого адреса. Понятно, что нетактируемые микросхемы гораздо удобнее в применении, чем тактируемые.
Вар 2.
Цикл чтения начинается со сброса сигнала CS (Chip Select - Выбор Чипа) в низкое состояние, давая понять тем самым микросхеме, что чип "выбран" и сейчас с ним будут работать (и работать будут, и прорабатывать!).
К тому моменту, когда сигнал стабилизируется, на адресных линиях должен находиться готовый к употреблению адрес ячейки (т.е. номер строки и номер столбца), а сигнал WE должен быть переведен в высокое состояние (соответствующее операции чтения ячейки). Уровень сигнала OE (Output Enable - разрешение вывода) не играет никакой роли, т.к. на выходе пока ничего не содержится, точнее выходные линии находятся в, так называемом, высоко импедансом состоянии.
Спустя некоторое время (tAddress Access), определяемое быстродействием управляющей логики и быстротечностью переходных процессорах в инверторах, на линиях выхода появляются долгожданные данные, которые вплоть до окончания рабочего цикла (tCycle) могут быть непосредственно считаны. Обычно время доступа к ячейке статической памяти не превышает 1 - 2 нс., а зачастую бывает и меньше того!
Рис. 12.2. Типичные временные диаграммы записи в память (а) и чтения из памяти (б)
Цикл записи в микросхему озу и его временная диаграмма;
Вар 1.
Для записи информации в память надо выставить код адреса на адресных входах, выставить код записываемых в этот адрес данных на входах данных, подать сигнал записи –WR и подать сигнал выбора микросхемы –CS. Порядок выставления сигналов бывает различным, он может быть существенным или несущественным (например, можно выставлять или снимать –CS раньше или позже выставления или снятия –WR). Собственно запись обычно производится сигналом -WR или –CS, причем данные должны удерживаться в течение всего сигнала –WR (или –CS) и заданное время после его окончания.
Вар 2.
Цикл записи статической оперативной памяти происходит в обратном порядке. Сначала мы выставляем на шину адрес записываемой ячейки и одновременно с этим сбрасываем сигнал WE в низкое состояние. Затем, дождавшись, когда наш адрес декодируется, усилиться и поступит на соответствующие битовые линии, сбрасываем CS в низкий уровень, приказывая микросхеме подать сигнал высокого уровня на требуемую линию row. Защелка, удерживающая триггер, откроется и в зависимости от состоянии bit-линии, триггер переключится в то или иное состояние.
Рис. 12.2. Типичные временные диаграммы записи в память (а) и чтения из памяти (б)